JPH085550Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH085550Y2 JPH085550Y2 JP1989124255U JP12425589U JPH085550Y2 JP H085550 Y2 JPH085550 Y2 JP H085550Y2 JP 1989124255 U JP1989124255 U JP 1989124255U JP 12425589 U JP12425589 U JP 12425589U JP H085550 Y2 JPH085550 Y2 JP H085550Y2
- Authority
- JP
- Japan
- Prior art keywords
- conductive adhesive
- bump electrode
- adhesive layer
- bonding pad
- head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1356—Disposition
- H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
- H01L2224/13565—Only outside the bonding interface of the bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、実装密度の高い薄膜回路基板にワイヤレス
ボンディング方式で半導体チップを接続する、例えばハ
イブリッド1C等の半導体装置に関するものである。
ボンディング方式で半導体チップを接続する、例えばハ
イブリッド1C等の半導体装置に関するものである。
従来の半導体装置には、薄膜回路基板に半導体チップ
がフリップチップ方式でワイヤレスボンディングされた
ものが知られている。
がフリップチップ方式でワイヤレスボンディングされた
ものが知られている。
この種の半導体装置は、第６図に示すように、半導体
チップ10がバンプ電極11および導電性接着剤層14を介し
て薄膜回路基板12と接続されている。上記のバンプ電極
11は、半導体チップ10の内部配線に接続されているネッ
ク部11aと、このネック部11aの先端部に形成されネック
部11aより径の大きい頭部11bとからなる。半導体チップ
10と薄膜回路基板12との電気的接続は、頭部11bが薄膜
回路基板12上に形成された電極としてのボンディングパ
ッド13に当接し、その当接部周囲が導電性接着剤層14に
被覆され、この導電性接着剤層14により頭部11bがボン
ディングパッド13に固着されることによってなされてい
る。
チップ10がバンプ電極11および導電性接着剤層14を介し
て薄膜回路基板12と接続されている。上記のバンプ電極
11は、半導体チップ10の内部配線に接続されているネッ
ク部11aと、このネック部11aの先端部に形成されネック
部11aより径の大きい頭部11bとからなる。半導体チップ
10と薄膜回路基板12との電気的接続は、頭部11bが薄膜
回路基板12上に形成された電極としてのボンディングパ
ッド13に当接し、その当接部周囲が導電性接着剤層14に
被覆され、この導電性接着剤層14により頭部11bがボン
ディングパッド13に固着されることによってなされてい
る。
半導体チップ10と薄膜回路基板12との接続工程では、
第７図に示すように、転写治具15の溝部15aに満たされ
たペースト状導電性接着剤16の中に半導体チップ10に突
設されたバンプ電極11を浸漬し、このバンプ電極11をボ
ンディングパッド13に圧接させた状態で、ペースト状導
電性接着剤16を加熱し硬化させて導電性接着剤層14とし
ている。
第７図に示すように、転写治具15の溝部15aに満たされ
たペースト状導電性接着剤16の中に半導体チップ10に突
設されたバンプ電極11を浸漬し、このバンプ電極11をボ
ンディングパッド13に圧接させた状態で、ペースト状導
電性接着剤16を加熱し硬化させて導電性接着剤層14とし
ている。
ところが、上記従来の半導体装置では、第６図に示す
ように、導電性接着剤層14は、頭部11bにおけるボンデ
ィングパッド13との当接部位から側面にかけて覆ってい
るのみであるから、導電性接着剤層14と頭部11bとの接
着面積が、これら両者の界面に生じる電気抵抗を充分に
安定させるほど大きくならない。このため、信頼性の高
い電気的接続状態が得られないという問題点を有してい
る。
ように、導電性接着剤層14は、頭部11bにおけるボンデ
ィングパッド13との当接部位から側面にかけて覆ってい
るのみであるから、導電性接着剤層14と頭部11bとの接
着面積が、これら両者の界面に生じる電気抵抗を充分に
安定させるほど大きくならない。このため、信頼性の高
い電気的接続状態が得られないという問題点を有してい
る。
また、上記のような構造から、導電性接着剤層14とバ
ンプ電極11との接着力は、導電性接着剤層14とボンディ
ングパッド13との接着力に比べて弱くなる。このため
に、不良チップの交換に際して、第８図（ａ）に示すよ
うに、不良半導体チップ17をボンディングパッド13から
分離すると、導電性接着剤層14がバンプ電極11から外れ
てしまい、同図（ｂ）にも示すように、導電性接着剤層
14の残滓18が薄膜回路基板12のボンディングパッド13上
に多量に残ってしまうことになる。このため、不良チッ
プを交換する際、上記の残滓18を除去するのに多大な時
間を要し、半導体装置の修理が困難であるという問題点
も有している。
ンプ電極11との接着力は、導電性接着剤層14とボンディ
ングパッド13との接着力に比べて弱くなる。このため
に、不良チップの交換に際して、第８図（ａ）に示すよ
うに、不良半導体チップ17をボンディングパッド13から
分離すると、導電性接着剤層14がバンプ電極11から外れ
てしまい、同図（ｂ）にも示すように、導電性接着剤層
14の残滓18が薄膜回路基板12のボンディングパッド13上
に多量に残ってしまうことになる。このため、不良チッ
プを交換する際、上記の残滓18を除去するのに多大な時
間を要し、半導体装置の修理が困難であるという問題点
も有している。
本考案の半導体装置は、上記の課題を解決するため
に、半導体チップの内部配線に接続されたネック部とネ
ック部の先端に形成されたネック部より径の大きい頭部
とを有するバンプ電極が半導体チップに突設され、上記
バンブ電極の頭部が、回路基板上に形成された電極とし
てのボンディングパッドに当接され、バンプ電極の頭部
とボンディングパッドとの当接部周囲が導電性接着剤層
によって被覆されることにより、バンプ電極がボンディ
ングパッドに固着されると共に、バンプ電極とボンディ
ングパッドとが電気的に接続されている半導体装置にお
いて、上記導電性接着剤層は、バンプ電極の頭部を、該
頭部とボンディングパッドとの当接部からネック部に達
して包みこんでいることを特徴としている。
に、半導体チップの内部配線に接続されたネック部とネ
ック部の先端に形成されたネック部より径の大きい頭部
とを有するバンプ電極が半導体チップに突設され、上記
バンブ電極の頭部が、回路基板上に形成された電極とし
てのボンディングパッドに当接され、バンプ電極の頭部
とボンディングパッドとの当接部周囲が導電性接着剤層
によって被覆されることにより、バンプ電極がボンディ
ングパッドに固着されると共に、バンプ電極とボンディ
ングパッドとが電気的に接続されている半導体装置にお
いて、上記導電性接着剤層は、バンプ電極の頭部を、該
頭部とボンディングパッドとの当接部からネック部に達
して包みこんでいることを特徴としている。
上記の構造によれば、導電性接着剤層が、バンプ電極
の頭部を、該頭部とボンディングパッドとの当接部から
ネック部に達して包みこんでいるので、従来のネック部
まで達していない被覆に比べて、導電性接着剤層とバン
プ電極との接着面積が大きくなる。その結果、導電性接
着剤層とバンプ電極との界面に生じる電気抵抗が安定す
るので、信頼性の高い電気的接続が可能になる。
の頭部を、該頭部とボンディングパッドとの当接部から
ネック部に達して包みこんでいるので、従来のネック部
まで達していない被覆に比べて、導電性接着剤層とバン
プ電極との接着面積が大きくなる。その結果、導電性接
着剤層とバンプ電極との界面に生じる電気抵抗が安定す
るので、信頼性の高い電気的接続が可能になる。
また、導電性接着剤層が当接部を除く頭部全体を完全
に包みこむ結果として、導電性接着剤層とバンプ電極と
の接着力は、導電性接着剤層とボンディングパッドとの
接着力に比べて大きくなるので、不良の半導体チップを
ボンディングパッドから取り外す際、導電性接着剤層は
バンプ電極と一体的にボンディングパッドから外れ、回
路基板側に残る導電性接着剤層の残滓は少量となる。従
って、導電性接着剤層の残滓を除去するのに要する時間
は、極めて短縮されることになる。
に包みこむ結果として、導電性接着剤層とバンプ電極と
の接着力は、導電性接着剤層とボンディングパッドとの
接着力に比べて大きくなるので、不良の半導体チップを
ボンディングパッドから取り外す際、導電性接着剤層は
バンプ電極と一体的にボンディングパッドから外れ、回
路基板側に残る導電性接着剤層の残滓は少量となる。従
って、導電性接着剤層の残滓を除去するのに要する時間
は、極めて短縮されることになる。
本考案の一実施例を第１図ないし第５図に基づいて説
明すれば、以下の通りである。
明すれば、以下の通りである。
本考案に係る半導体装置は、第１図に示すように、半
導体チップ１がバンプ電極２および導電性接着剤層３を
介して薄膜回路基板４と接続されている。上記のバンプ
電極２は、半導体チップ１の内部配線に接続されている
ネック部2aと、このネック部2aの先端部に形成されネッ
ク部2aより径の大きい頭部2bとからなり、半導体チップ
１に突設されている。半導体チップ１と薄膜回路基板４
との電気的接続は、頭部2bが薄膜回路基板４上に形成さ
れた電極としてのボンディングパッド５に当接され、導
電性接着剤層３が、ネック部2aに達して頭部2b全体を包
み込むような状態でバンプ電極２とボンディングパッド
５との当接部周囲を被覆し、バンプ電極２がボンディン
グパッド５に固着されることによりなされている。
導体チップ１がバンプ電極２および導電性接着剤層３を
介して薄膜回路基板４と接続されている。上記のバンプ
電極２は、半導体チップ１の内部配線に接続されている
ネック部2aと、このネック部2aの先端部に形成されネッ
ク部2aより径の大きい頭部2bとからなり、半導体チップ
１に突設されている。半導体チップ１と薄膜回路基板４
との電気的接続は、頭部2bが薄膜回路基板４上に形成さ
れた電極としてのボンディングパッド５に当接され、導
電性接着剤層３が、ネック部2aに達して頭部2b全体を包
み込むような状態でバンプ電極２とボンディングパッド
５との当接部周囲を被覆し、バンプ電極２がボンディン
グパッド５に固着されることによりなされている。
上記の構成において、半導体チップ１と薄膜回路基板
４との接続工程は以下のようにして行われる。
４との接続工程は以下のようにして行われる。
先ず、第２図に示すように、転写治具６の溝部6aに満
たされたペースト状導電性接着剤７に半導体チップ１の
バンプ電極２をネック部2aまで浸漬する。従って、バン
プ電極２はネック部2aまで達したペースト状導電性接着
剤７により、頭部2bが完全に覆われる。
たされたペースト状導電性接着剤７に半導体チップ１の
バンプ電極２をネック部2aまで浸漬する。従って、バン
プ電極２はネック部2aまで達したペースト状導電性接着
剤７により、頭部2bが完全に覆われる。
次に、ペースト状導電性接着剤７が転写されたバンプ
電極２の頭部2bを、薄膜回路基板４上のボンディングパ
ッド５に適度な荷重で圧接させ、150〜200℃に加熱す
る。これにより、ペースト状導電性接着剤７は硬化して
導電性接着剤層３となる。このとき、硬化して得られた
導電性接着剤層３の体積は、硬化する前のペースト状導
電性接着剤７の体積に比べて収縮する。従って、導電性
接着剤層３とバンプ電極２の頭部2bとの強固な締結状態
が得られる。
電極２の頭部2bを、薄膜回路基板４上のボンディングパ
ッド５に適度な荷重で圧接させ、150〜200℃に加熱す
る。これにより、ペースト状導電性接着剤７は硬化して
導電性接着剤層３となる。このとき、硬化して得られた
導電性接着剤層３の体積は、硬化する前のペースト状導
電性接着剤７の体積に比べて収縮する。従って、導電性
接着剤層３とバンプ電極２の頭部2bとの強固な締結状態
が得られる。
上記のようにして形成された導電性接着剤層３は、第
１図に示すように、バンプ電極２のネック部2aに達して
バンプ電極２の頭部2b全体を包み込むと共に、上記の頭
部2bとボンディングパッド５との当接部分を被覆するも
のとなる。
１図に示すように、バンプ電極２のネック部2aに達して
バンプ電極２の頭部2b全体を包み込むと共に、上記の頭
部2bとボンディングパッド５との当接部分を被覆するも
のとなる。
ここで、バンプ電極２の適当な形状を決定するために
行った研究の結果を以下に示す。
行った研究の結果を以下に示す。
即ち、本願考案者らは、以下に示す（１）〜（３）の
各条件を満たす第３図に示す寸法Ｘ・Ｙの取り得る値の
範囲を決めるべく、研究を積み重ねた。尚、Ｘは、バン
プ電極２のネック部2aの長さ、即ち半導体チップ１の表
面から頭部2bまでの距離を示し、Ｙは、バンプ電極２の
頭部2bにおける半導体チップ１との対向平坦面における
寸法であって、頭部2bの最大径からネック部2aの径を差
し引いて1/2を乗じた長さを示している。
各条件を満たす第３図に示す寸法Ｘ・Ｙの取り得る値の
範囲を決めるべく、研究を積み重ねた。尚、Ｘは、バン
プ電極２のネック部2aの長さ、即ち半導体チップ１の表
面から頭部2bまでの距離を示し、Ｙは、バンプ電極２の
頭部2bにおける半導体チップ１との対向平坦面における
寸法であって、頭部2bの最大径からネック部2aの径を差
し引いて1/2を乗じた長さを示している。
（１）ペースト状導電性接着剤７が、半導体チップ１の
表面に付着することなくネック部2aに達し、頭部2bを完
全に包みこむように転写される。
表面に付着することなくネック部2aに達し、頭部2bを完
全に包みこむように転写される。
（２）導電性接着剤層３とバンプ電極２との接着面積を
できるだけ大きくする。
できるだけ大きくする。
（３）コストをできる限り安く押さえる。
その結果、第４図に示すような斜線で表される領域に
属するＸとＹとの値に基づいてバンプ電極２を形成する
のが最も望ましいということが判明した。即ち、ＸとＹ
の値が取り得る範囲は、単位をμｍとすると、概算的に
Ｙ＝10;Y＝30;X＝0.2Y＋11;X＝−Ｙ＋50の４つの直線で
囲まれる領域に内包される。
属するＸとＹとの値に基づいてバンプ電極２を形成する
のが最も望ましいということが判明した。即ち、ＸとＹ
の値が取り得る範囲は、単位をμｍとすると、概算的に
Ｙ＝10;Y＝30;X＝0.2Y＋11;X＝−Ｙ＋50の４つの直線で
囲まれる領域に内包される。
従来の半導体装置では、第６図に示すように、ネック
部11aの長さＺが数μｍ以下と短いために、ペースト状
導電性接着剤16が、半導体チップ10の表面に付着せずに
ネック部11aに達して頭部11b全体を包みこむことは不可
能であったが、本考案の半導体装置では、ネック部2aの
長さＸをおよそ13〜40μｍと長くし、半導体チップ１の
表面と頭部2bとの距離を大きく設けているので、ペース
ト状導電性接着剤７が、半導体チップ１の表面に付着す
ることなくネック部2aに達して頭部2bを完全に包みこむ
ことができる。
部11aの長さＺが数μｍ以下と短いために、ペースト状
導電性接着剤16が、半導体チップ10の表面に付着せずに
ネック部11aに達して頭部11b全体を包みこむことは不可
能であったが、本考案の半導体装置では、ネック部2aの
長さＸをおよそ13〜40μｍと長くし、半導体チップ１の
表面と頭部2bとの距離を大きく設けているので、ペース
ト状導電性接着剤７が、半導体チップ１の表面に付着す
ることなくネック部2aに達して頭部2bを完全に包みこむ
ことができる。
また、本半導体装置では、導電性接着剤層３がネック
部2aに達して頭部2bを完全に包みこんでいるので、導電
性接着剤層３とバンプ電極２との接着力の方が、ボンデ
ィングパッド５との接着力よりもはるかに大きくなる。
その結果、不良の半導体チップ８を取り外す際、第５図
（ａ）に示すように、導電性接着剤層３がバンプ電極２
と一体的に外れ、同図（ｂ）にも示すように、ボンディ
ングパッド５上に残る導電性接着剤層３の残滓９は極め
て少量となる。
部2aに達して頭部2bを完全に包みこんでいるので、導電
性接着剤層３とバンプ電極２との接着力の方が、ボンデ
ィングパッド５との接着力よりもはるかに大きくなる。
その結果、不良の半導体チップ８を取り外す際、第５図
（ａ）に示すように、導電性接着剤層３がバンプ電極２
と一体的に外れ、同図（ｂ）にも示すように、ボンディ
ングパッド５上に残る導電性接着剤層３の残滓９は極め
て少量となる。
本考案の半導体装置は、以上のように、半導体チップ
の内部配線に接続されたネック部とネック部の先端に形
成されたネック部より径の大きい頭部とを有するバンプ
電極が半導体チップに突設され、上記バンプ電極の頭部
が、回路基板上に形成された電極としてのボンディング
パッドに当接され、バンプ電極の頭部とボンディングパ
ッドとの当接部周囲が導電性接着剤層によって被覆され
ることにより、バンプ電極がボンディングパッドに固着
されると共に、バンプ電極とボンディングパッドとが電
気的に接続されている半導体装置において、上記導電性
接着剤層は、バンプ電極の頭部を、該頭部とボンディン
グパッドとの当接部からネック部に達して包みこんでい
る構成である。
の内部配線に接続されたネック部とネック部の先端に形
成されたネック部より径の大きい頭部とを有するバンプ
電極が半導体チップに突設され、上記バンプ電極の頭部
が、回路基板上に形成された電極としてのボンディング
パッドに当接され、バンプ電極の頭部とボンディングパ
ッドとの当接部周囲が導電性接着剤層によって被覆され
ることにより、バンプ電極がボンディングパッドに固着
されると共に、バンプ電極とボンディングパッドとが電
気的に接続されている半導体装置において、上記導電性
接着剤層は、バンプ電極の頭部を、該頭部とボンディン
グパッドとの当接部からネック部に達して包みこんでい
る構成である。
それゆえ、導電性接着剤層とバンプ電極との接着面積
が大きくなり、導電性接着剤層とバンプ電極との界面に
生じる電気抵抗が安定するので、信頼性の高い電気的な
接続状態を実現できる。さらに、導電性接着剤層とバン
プ電極との接着力が、導電性接着剤層とボンディングパ
ッドとの接着力に比べて大きくなるので、不良の半導体
チップを取り外す際、導電性接着剤層がバンプ電極と一
体的に外れ、ボンディングパッドの表面に残る導電性接
着剤層の残滓は極めて少量となる。その結果、導電性接
着剤層の残滓を除去するのに要する時間を大幅に短縮す
ることができ、半導体装置の修理を容易にするという効
果を奏する。
が大きくなり、導電性接着剤層とバンプ電極との界面に
生じる電気抵抗が安定するので、信頼性の高い電気的な
接続状態を実現できる。さらに、導電性接着剤層とバン
プ電極との接着力が、導電性接着剤層とボンディングパ
ッドとの接着力に比べて大きくなるので、不良の半導体
チップを取り外す際、導電性接着剤層がバンプ電極と一
体的に外れ、ボンディングパッドの表面に残る導電性接
着剤層の残滓は極めて少量となる。その結果、導電性接
着剤層の残滓を除去するのに要する時間を大幅に短縮す
ることができ、半導体装置の修理を容易にするという効
果を奏する。
第１図ないし第５図は本考案の一実施例を示すものであ
る。 第１図は半導体装置の縦断面図である。 第２図はバンプ電極にペースト状導電性接着剤を転写す
る工程を示す縦断面図である。 第３図は適当なバンプ電極の形状を得るための説明に供
されるバンプ電極の縦断面図である。 第４図はネック部と頭部との適当な寸法の範囲を示すグ
ラフである。 第５図（ａ）は不良半導体チップを取り外す工程を示す
縦断面図である。 第５図（ｂ）は導電性接着剤層の残滓を示す平面図であ
る。 第６図ないし第８図は従来例を示すものである。 第６図は半導体装置の縦断面図である。 第７図はバンプ電極にペースト状導電性接着剤を転写す
る工程を示す縦断面図である。 第８図（ａ）は不良半導体チップを取り外す工程を示す
縦断面図である。 第８図（ｂ）は導電性接着剤層の残滓を示す平面であ
る。 １は半導体チップ、２はバンプ電極、2aはネック部、2b
は頭部、３は導電性接着剤層、４は薄膜回路基板、５は
ボンディングパッドである。
る。 第１図は半導体装置の縦断面図である。 第２図はバンプ電極にペースト状導電性接着剤を転写す
る工程を示す縦断面図である。 第３図は適当なバンプ電極の形状を得るための説明に供
されるバンプ電極の縦断面図である。 第４図はネック部と頭部との適当な寸法の範囲を示すグ
ラフである。 第５図（ａ）は不良半導体チップを取り外す工程を示す
縦断面図である。 第５図（ｂ）は導電性接着剤層の残滓を示す平面図であ
る。 第６図ないし第８図は従来例を示すものである。 第６図は半導体装置の縦断面図である。 第７図はバンプ電極にペースト状導電性接着剤を転写す
る工程を示す縦断面図である。 第８図（ａ）は不良半導体チップを取り外す工程を示す
縦断面図である。 第８図（ｂ）は導電性接着剤層の残滓を示す平面であ
る。 １は半導体チップ、２はバンプ電極、2aはネック部、2b
は頭部、３は導電性接着剤層、４は薄膜回路基板、５は
ボンディングパッドである。
Claims (1)
- 【請求項１】半導体チップの内部配線に接続されたネッ
ク部とネック部の先端に形成されたネック部より径の大
きい頭部とを有するバンプ電極が半導体チップに突設さ
れ、上記バンプ電極の頭部が、回路基板上に形成された
電極としてのボンディングパッドに当接され、バンプ電
極の頭部とボンディングパッドとの当接部周囲が導電性
接着剤層によって被覆されることにより、バンプ電極が
ボンディングパッドに固着されると共に、バンプ電極と
ボンディングパッドとが電気的に接続されている半導体
装置において、上記導電性接着剤層は、バンプ電極の頭
部を、該頭部とボンディングパッドとの当接部からネッ
ク部に達して包みこんでいることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989124255U JPH085550Y2 (ja) | 1989-10-23 | 1989-10-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989124255U JPH085550Y2 (ja) | 1989-10-23 | 1989-10-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0363929U JPH0363929U (ja) | 1991-06-21 |
| JPH085550Y2 true JPH085550Y2 (ja) | 1996-02-14 |
Family
ID=31672187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989124255U Expired - Lifetime JPH085550Y2 (ja) | 1989-10-23 | 1989-10-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH085550Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008136304A1 (ja) * | 2007-04-28 | 2008-11-13 | Futoshi Kimura | ゴルフパター練習装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63276237A (ja) * | 1987-05-08 | 1988-11-14 | Citizen Watch Co Ltd | 基板へのｉｃボンディング方法 |
| JPH0793306B2 (ja) * | 1987-08-05 | 1995-10-09 | 日本電装株式会社 | 半導体集積回路装置 |
| JPH06103701B2 (ja) * | 1988-03-11 | 1994-12-14 | 松下電器産業株式会社 | 半導体装置の実装体 |
-
1989
- 1989-10-23 JP JP1989124255U patent/JPH085550Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0363929U (ja) | 1991-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3409957B2 (ja) | 半導体ユニット及びその形成方法 | |
| JP2716336B2 (ja) | 集積回路装置 | |
| JP2002324816A (ja) | 半導体装置及びその製造方法 | |
| JPH10270592A (ja) | 半導体装置及びその製造方法 | |
| JPH06268101A (ja) | 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板 | |
| JP2001077232A5 (ja) | ||
| JP2004158753A (ja) | リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 | |
| JPH085550Y2 (ja) | 半導体装置 | |
| TWI355731B (en) | Chips-between-substrates semiconductor package and | |
| JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
| CN104347612A (zh) | 集成的无源封装、半导体模块和制造方法 | |
| JP2001144208A (ja) | 半導体装置 | |
| JP6258538B1 (ja) | 半導体装置およびその製造方法 | |
| JP2003124251A5 (ja) | ||
| JP3644678B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
| JP3012643B1 (ja) | 半導体装置の製造方法 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JPH11121509A (ja) | 強誘電体メモリチップの電気的導通構造、およびこれを有する半導体装置、ならびにこの半導体装置の製造方法 | |
| JPH11150208A (ja) | 半導体素子の実装方法 | |
| JP2725719B2 (ja) | 電子部品及びその製造方法 | |
| JPH11340373A (ja) | 薄小型樹脂封止パッケージ | |
| JPS6236299Y2 (ja) | ||
| JP3611159B2 (ja) | 電子部品の実装方法 | |
| JPS6112700Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |