JPS638949A - プログラムの検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、情報処理装置で実行されるプログラムのデバ
ッグなどに利用されるプログラムの検査装置に関するも
のである。

従来の技術 従来、情報処理装置で実行されるプログラムをデバッグ
するための一手法として、第３図に示すようなプログラ
ムの検査装置が使用されている。

すなわち、検査対象のプログラムを実行するプロセッサ
１は、データを書込んだ時点でそのプログラムの実行を
中断しようとするメモリ２の所定の番地をアドレス・レ
ジスタ３に設定したのち、そのプログラムの実行を開始
する。照合回路４は、プログラム・カウンタ１ａの内容
がアドレス・レジスタ３に保持されている所定の番地と
一致したことを検出すると、プロセッサ１に割込みをか
ける。プロセッサ１は、プログラムの実行を中断して上
記所定の番地に書込んだデータがプログラムの正当性を
保証する期待値に一致するかどうかを割込み処理によっ
て検査する。

発明が解決しようとする問題点 上記従来の検査装置では、照合回路４が検査対象プログ
ラムの実行中断番地のみを検出し、この番地に書込まれ
るデータがプログラムの正当性を保証する期待値になっ
ているかどうかはプロセッサ自身が検査しているので、
検査に時間がかかるという問題がある。

また、プログラム上の検査したい多数の箇所にわたって
上記実行中断による検査を繰り返さなければならず、こ
の点でも検査に時間がかかるという問題がある。

発明の構成 問題点を解決するための手段 上記従来技術の問題点を解決する本発明の検査装置は、
メモリの所定番地に書込まれるはずの期待値を保持し、
この所定番地にデータが書込まれるときにその期待値を
出力する期待値保持回路と、この所定番地にデータが書
込まれることを検出して期待値保持回路に通知する検査
番地検出回路と、データ保持回路から出力された期待値
とメモリの所定番地に書込まれる実際のデータとを照合
して照合不一致の場合にはその旨をプロセッサに通知す
る照合回路とを備えることにより、プロセッサによるデ
ータ照合処理を不要にすると共に、プログラムの多数の
箇所を同時に検査できるように構成されている。

以下、本発明の作用を実施例と共に詳細に説明する。

実施例 第１図は、本発明の一実施例に係わるプログラムの検査
装置の構成を示すブロック図である。

この検査装置は、検査対象のプログラムを実行するプロ
セッサ１０、このプロセッサ１０によってデータの書込
みが行われるメモリ２０、検査番地検出回路１１、期待
値保持回路１２、照合回路１３及び照合指令回路１４を
備えている。

検査番地検出回路１１は、メモリ２と同一容量のＲＡＭ
で構成され、プログラムの正当性を保証する期待値と照
合されるデータが書込まれるメモリ２０の所定番地（以
下「検査番地」という）と同一の番地にだけ有効データ
を保持する０例えば、第２図に示すように、検査番地を
ＸＸＸ、ＹＹＹ。

ＺＺＺの３個とした場合、それぞれに有効データｘ、ｙ
、ｚが書込まれ、他の全ての番地にはオールゼロの無効
データが書込まれる。この検査番地検出回路１１を構成
するＲＡＭへのデータの書込みは、検査対象プログラム
の実行に先立ち、プロセッサ１０によって行われる。

期待値保持回路１２はＲＡＭで構成され、上記検査番地
検出回路１１の各検査番地に保持される有効データに対
応する番地のそれぞれに、プログラムの正当性を保証す
る期待値を保持する。例えば、第２図に例示するように
、番地ＸＩ　　）’ｌ　　ｚのそれぞれにプログラムが
正しければメモリ２０の検査番地ＸＸＸ、ＹＹＹ、ＺＺ
Ｚのそれぞれに書込まれるはずの期待値２．ｂ、ｃが保
持される。

この期待値保持回路１２を構成するＲＡＭへのデータの
書込みは、検査対象プログラムの実行に先立ち、プロセ
ッサ１０によって行われる。

照合指令回路１“４は、検出番地検出回路１１から有効
データが出力されたときだけ照合回路１３に照合動作を
指令する。照合回路１３は、照合指令回路１４からの指
令を受けると、期待値保持回路１２から出力される期待
値とメモリ２０に書込まれる実際のデータとを照合し、
照合不一致の場合にだけプロセッサ１０に割込みをかけ
る。

なお、検査対象のプログラムは、メモリ１０に格納され
ていてもよく、あるいは他の適宜なメモリに格納されて
いてもよい。

プロセッサ１０による検査対象プログラムの実行開始に
伴って、処理データがメモリ２０に書込まれる。検査番
地検出回路１１は、メモリ２０に対するライト指令を検
出するたびに、メモリ２０に連なるアドレス信号線上の
アドレス信号で指定される番地内のデータを出力する。

メモリ２０の検査番地以外にデータが書込まれた場合、
検査番地検出回路１１からは、オールゼロの無効データ
が出力され、期待値保持回路１２からの期待値の出力も
、照合回路Ｉ３による照合も行われない。

これに対して、メモリ２０の検査番地にデータの書込み
が行われると、検査番地検出回路１１から有効データが
出力される。この結果、期待値保持回路１２からは対応
の期待値が出力されると共に、照合回路１３において、
メモリ２０に連なるデータ信号線上の書込みデータと期
待値との照合が行われる。

照合回路１３における照合結果が不一致の場合には、照
合回路１３からプロセッサ１０に割込み信号が発せられ
る。

この割込みを受けたプロセッサ１０は、検査対象プログ
ラムの実行を中断し、プログラム・カウンタ１０ａの内
容を退避したのち、割込み処理に移行する。プロセッサ
１０は、この割込み処理によって、退避されている実行
中断番地又は次の番地、その番地に書込んだ実際のデー
タ及び期待値保持回路１２から出力されている期待値を
所定の箇所に保存したのち動作を停止する。

上述の例では、検査対象のプログラムの進行につれて最
初の検査番地ＸＸＸに期待値ａが書込まれた場合、プロ
グラムの実行はここで中断することな（次の検査番地Ｙ
ＹＹにデータが書込まれまでまでｍ続する。この検査番
地ＹＹＹにも期待値すが書込まれた場合、プログラムの
実行はここでも中断することなく、次の検査番地ｚｚＺ
にデータが書込まれるまで継続する。この検査番地ＺＺ
Ｚに実際に書込まれるデータが期待値Ｃと異なる場合に
は、照合回路１３の出力によって初めてプログラムの実
行が中断される。

従って、検査番地ＸＸＸ、ＹＹＹにはプログラムの正当
性を損なう問題はないが、検査番地ＺＺＺにそのような
問題があることが１回の実行中断によって判明する。

以上、検査番地が３個の場合を例示したが、１個以上で
あれば適宜な個数であってよい。

また、検査番地検出回路１１をメモリ２０と同一容量の
ＲＡ　Ｍで構成する場合を例示したが、検査範囲を適宜
な大きさに分割して検査を実行する構成とすれば、メモ
リ２０よりも小容量のＲＡ　Ｍを使用できる。

また、検査番地検出回路１１と期待値保持回路１２への
データの書込みは、プロセンサ１０以外の他のプロセッ
サによって行ってもよい。

発明の効果 以上詳細に説明したように、本発明に係わるプログラム
の検査装置は、メモリの所定番地に書込まれるはずの期
待値を予め保持しておき、この所定番地にデータが書込
まれたときにこの実際の書込みデータと期待値とを照合
して照合不一致の場合にはその旨をプロセッサに通知す
る構成であるから、プロセッサによるデータの照合処理
が不要になると共に、プログラムの多数の箇所を同時に
検査でき、検査時間が短縮されると共に、デバッグの能
率が大幅に向上する。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるプログラムの検査装
置の構成を示すブロック図、第２図は第１図の検査番地
検出回路１１と期待値保持回路１２を構成するＲＡＭの
保持内容を例示する概念図、第３図は従来の検査装置の
構成を示すブロック図である。 １０・・検査対象プログラムを実行するプロセッサ１１
・・検査番地検出回路、１２・・期待値保持回路、１３
・・照合回路、１４・・照合指令回路、１５・・ラッチ
回路、２０・・プロセッサによってデータが書込まれる
メモリ。

Claims (1)

1. 【特許請求の範囲】 検査対象のプログラムを実行するプロセッサと、このプ
   ロセッサによってデータの書込みが行われるメモリと、 プログラムが正しければ前記メモリの所定番地に書込ま
   れるはずの期待値を保持し、この所定番地にデータが書
   込まれるときにその期待値を出力する期待値保持回路と
   、 前記メモリの所定番地にデータが書込まれることを検出
   して前記期待値保持回路に通知する検査番地検出回路と
   、 前記データ保持回路から出力された期待値と、前記メモ
   リの所定番地に書込まれるデータとを照合して照合不一
   致の場合にはその旨を前記プロセッサに通知する照合回
   路とを備えたことを特徴とするプログラムの検査装置。