JPH0258135A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH0258135A
JPH0258135A JP63209705A JP20970588A JPH0258135A JP H0258135 A JPH0258135 A JP H0258135A JP 63209705 A JP63209705 A JP 63209705A JP 20970588 A JP20970588 A JP 20970588A JP H0258135 A JPH0258135 A JP H0258135A
Authority
JP
Japan
Prior art keywords
data processing
exception
register
microinstruction
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63209705A
Other languages
English (en)
Inventor
Shoshiro Ono
大野 正志郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63209705A priority Critical patent/JPH0258135A/ja
Publication of JPH0258135A publication Critical patent/JPH0258135A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 攻亙欠1 本発明は情報処理装置に関し、特に情報処理装置のデバ
ッグ機能に関する。
従101± 従来、情報処理装置においては、異常が生じたと思われ
る時点でデータ処理動作を停止し、停止したときの装置
内部の状態を調べることによりデバッグ解析を行ってい
る。
たとえば、第2図に示すように、情報処理装置において
生じた例外の例外情報が格納されるレジスタ(PR)1
1の内容と、データ処理動作を停止させたい例外の例外
情報が予め格納されるレジスタ(PR)12の内容とを
比較回路13で比較し、比較回路13の比較結果がこれ
らレジスタ11.12の内容が一致したことを示すとき
に、データ処理動作を停止させるための停止信号を比較
回路13から出力させるという方法がある。
この場合、比較回路13からの停止信号によりデータ処
理動作が停止されると、そのときの装置内部の状態を調
査することによりデバッグ解析を行うことができる。
このような従来の情報処理装置では、予め設定された例
外情報により指定される例外が一番最初に起こった時点
でデータ処理動作を停止させているので、たとえばルー
プ処理において予め設定された例外が何回か起きた後に
データ処理動作を停止させたいような場合でも、予め設
定した回数だけ例外が起きた所でデータ処理動作を停止
させることができないという欠点がある。
発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、予め設定した回数だけ例外が起きた所で
データ処理動作を停止させることができる情報処理装置
の提供を目的とする。
発明の構成 本発明による情報処理装置は、マイクロ命令により実行
されるデータ処理において予め設定された例外処理を検
出する第1の検出手段と、実行されるマイクロ命令アド
レスにおいて予め設定されたマイクロ命令アドレスを検
出する第2の検出手段と、前記第2の検出手段により前
記予め設定されたマイクロ命令アドレスが検出された回
数を計数する計数手段と、前記計数手段の計数値が予め
設定された所定値となり、前記第1の検出手段により前
記例外処理が検出されたとき、前記データ処理の実行を
停止する手段とを有することを特徴とする。
実施例 次に、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る0図において、マイクロ命令アドレスレジスタ(以下
アドレスレジスタとする>(MR)1には図示せぬデー
タ処理部で実行されるマイク。
口命令アドレスが順次1呆持されている。また、アドレ
スレジスタ2には予め設定された特定のマイクロ命令ア
ドレスが外部からセットされ、そのマイクロ命令アドレ
スが保持されている。
比較回路3はアドレスレジスタ1に保持されている内容
とアドレスレジスタ2に保持されている内容とを比較し
、その比較結果をカウント回路4に出力する。
カウント回路4はカウントアツプレジスタ(CLJR)
41と+17ダー42とにより構成され、比較回路3で
一致が検出される毎にカウントアツプレジスタ41に保
持された値を1ずつカウントアツプしていく。
一致回数レジスタ(IDR)5には予め設定された特定
値が外部からセットされ、その特定値が保持されている
比較回路6はカウント回路4のカウントアツプレジスタ
41に保持された内容と、−数回数レジスタ5に保持さ
れた内容とを比較し、その比較結果をアンド回路10に
出力する。
例外情報レジスタ(FR)7はデータ処理部で実行され
ているデータ処理中に起った例外の例外情報がI’In
次保持されている。また、例外情報レジスタ8には予め
設定された例外情報が外部からセットされ、その例外情
報が保持されている。
比較回路9は例外情報レジスタ7に保持された内容と例
外情報レジスタ8に保持された内容とを比較し、その比
較結果をアンド回路10に出力する。
アンド回路10は比較回路6の比較結果と比較回路9の
比較結果との論理積演算を行い、その演算結果をデータ
処理動作を停止させるための停止信号として出力する。
次に、第1図を用いて本発明の一実施例の動作について
説明する。
データ処理動作を開始する前に、アドレスレジスタ2と
一致回数レジスタ5と例外情報レジスタ8とに夫々予め
設定した所定値を外部からセットする。
データ処理動作が開始されると、アドレスレジスタ1に
はデータ処理部で順次実行されるマイクロ命令のマイク
ロ命令アドレスが保持され、そのデータ処理中に起った
例外の例外情報が例外情報レジスタ7に保持される。
比較回路3はアドレスレジスタ1にマイクロ命令アドレ
スが保持される毎にそのマイクロ命令アドレスをアドレ
スレジスタ2に保持された特定のマイクロ命令アドレス
と比較し、それらのマイクロ命令アドレスが一致すると
、マイクロ命令アドレス一致信号をカウント回路4に送
出する。
カウント回路4は比較回路3からのマイクロ命令アドレ
ス一致信号を入力する度に1ずつカウントアツプし、こ
のカウント回路4の計数値が一致回数レジスタ5に保持
されている所定値を上回ると、比較回路6からマイクロ
命令アドレス一致回数オーバ信号がアンド回路10に出
力される。
また、例外情報レジスタ7に順次保持される例外情報に
よって示される例外の一つが、例外情報レジスタ8に予
め保持されている例外情報によって示される例外の一つ
と一致すると、比較回路9から例外一致信号がアンド回
路10に出力される。
アンド回路10では比較回路6からのマイクロ命令アド
レス一致回数オーバ信号と比較回路9からの例外一致信
号とが入力されると、データ処理停止信号を送出して装
置におけるデータ処理動作を停止させる。
このように、情報処理装置において実行されるマイクロ
命令のマイクロ命令アドレスが、一致回数レジスタ5に
保持されている所定回数以上、アドレスレジスタ2に外
部から設定されたマイクロ命令アドレスと一致し、かつ
情報処理装置に生じた例外の例外情報が例外情報レジス
タ8に外部から設定された例外情報により措定される条
件を満足したときに、情報処理装置におけるデータ処理
動作を停止させるようにすることによって、たとえばル
ープ処理において予め設定された例外が何回か起きた後
にデータ処理動作を停止させたいような場合でも、停止
させたいところでデータ処理動作を停止させることがで
きる。よって、情報処理装置におけるデバッグ解析を効
率よく行うことができる。
発明の詳細 な説明したように本発明は、実行されるマイクロ命令ア
ドレスにおいて予め設定されたマイクロ命令アドレスが
検出された回数が予め設定された所定値となり、マイク
ロ命令により実行されるデータ処理において予め設定さ
れた例外処理が検出されたときにデータ処理の実行を停
止するようにすることによって、予め設定した回数だけ
例外が起きた所でデータ処理動作を停止させることがで
きるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図は従来例の構成を示すブロック図である。 主要部分の符号の説明 1.2・・・・・・マイクロ命令アドレスレジスタ36
.9・・・・・・比較回路 4・・・・・・カウント回路 5・・・・・・一致回数レジスタ フ、8・・・・・・例外情報レジスタ 10・・・・・・アンド回路

Claims (1)

    【特許請求の範囲】
  1. (1)マイクロ命令により実行されるデータ処理におい
    て予め設定された例外処理を検出する第1の検出手段と
    、実行されるマイクロ命令アドレスにおいて予め設定さ
    れたマイクロ命令アドレスを検出する第2の検出手段と
    、前記第2の検出手段により前記予め設定されたマイク
    ロ命令アドレスが検出された回数を計数する計数手段と
    、前記計数手段の計数値が予め設定された所定値となり
    、前記第1の検出手段により前記例外処理が検出された
    とき、前記データ処理の実行を停止する手段とを有する
    ことを特徴とする情報処理装置。
JP63209705A 1988-08-24 1988-08-24 情報処理装置 Pending JPH0258135A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63209705A JPH0258135A (ja) 1988-08-24 1988-08-24 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63209705A JPH0258135A (ja) 1988-08-24 1988-08-24 情報処理装置

Publications (1)

Publication Number Publication Date
JPH0258135A true JPH0258135A (ja) 1990-02-27

Family

ID=16577273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63209705A Pending JPH0258135A (ja) 1988-08-24 1988-08-24 情報処理装置

Country Status (1)

Country Link
JP (1) JPH0258135A (ja)

Similar Documents

Publication Publication Date Title
US4130240A (en) Dynamic error location
KR102603835B1 (ko) 프로세서 시스템의 프로그램 카운터 구조를 보호하고 인터럽트 요청의 처리를 모니터링하기 위한 방법 및 장치
JPH0258135A (ja) 情報処理装置
JPS62106552A (ja) ル−プ検出装置
JPS6111853A (ja) 情報処理装置
JPS5922142A (ja) デ−タ処理装置
JPH05224985A (ja) マイクロプログラム制御装置
JPH01255939A (ja) シーケンス制御回路
JP2002116926A (ja) プログラム処理装置およびプログラム処理方法
JPH0314148A (ja) プログラム破壊検出装置
JPH02113345A (ja) 擬障発生方式
JPH01175046A (ja) 動作履歴記憶装置
JPS62102340A (ja) 一致検出回路
JPS638949A (ja) プログラムの検査装置
JPH0512005A (ja) 情報処理装置
JPH02230336A (ja) 情報処理装置
JPH02125342A (ja) 情報処理装置
JPH0561712A (ja) 擬似障害テスト方式
JPH05108384A (ja) マイクロプロセツサ
JPS6282439A (ja) 擬似障害発生方式
JPS63241622A (ja) デ−タ処理装置
JPH01185738A (ja) アドレストレース回路
JPH01276249A (ja) ログアウト制御方式
JPH02242444A (ja) 情報処理装置のデバッグ機構
JPS58161047A (ja) 計算機のプログラム例外検出方法