JPH05224950A - デバッグ用割込み発生回路 - Google Patents
デバッグ用割込み発生回路Info
- Publication number
- JPH05224950A JPH05224950A JP4029201A JP2920192A JPH05224950A JP H05224950 A JPH05224950 A JP H05224950A JP 4029201 A JP4029201 A JP 4029201A JP 2920192 A JP2920192 A JP 2920192A JP H05224950 A JPH05224950 A JP H05224950A
- Authority
- JP
- Japan
- Prior art keywords
- lpar
- instruction
- instruction address
- interruption
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【構成】命令プロセッサ、主記憶装置及びサービスプロ
セッサより成る情報処理装置において、前記命令プロセ
ッサが実行する命令アドレスごとにあらかじめ設定され
たアドレスと比較し一致したときに割り込みを発生させ
る機能を備え、前記命令プロセッサに仮想計算機番号
（以下、ＬＰＡＲ番号と記す）を保持するレジスタ（Ｌ
ＰＡＲ＃）１１を設けられている。 【効果】仮想計算機システムにおいて複数の仮想計算機
のうち特定の一つの仮想計算機に対してのみ命令アドレ
ス割り込みが発生でき、従来技術では行い得なかった強
力なデバッグ手段の提供が可能となり、デバッグの効率
化が達成できる。
セッサより成る情報処理装置において、前記命令プロセ
ッサが実行する命令アドレスごとにあらかじめ設定され
たアドレスと比較し一致したときに割り込みを発生させ
る機能を備え、前記命令プロセッサに仮想計算機番号
（以下、ＬＰＡＲ番号と記す）を保持するレジスタ（Ｌ
ＰＡＲ＃）１１を設けられている。 【効果】仮想計算機システムにおいて複数の仮想計算機
のうち特定の一つの仮想計算機に対してのみ命令アドレ
ス割り込みが発生でき、従来技術では行い得なかった強
力なデバッグ手段の提供が可能となり、デバッグの効率
化が達成できる。
Description
【０００１】
【産業上の利用分野】本発明はデバッグ用割り込み発生
回路に関わり、特に仮想計算機システムにおけるプログ
ラムのデバッグ機能に関する。
回路に関わり、特に仮想計算機システムにおけるプログ
ラムのデバッグ機能に関する。
【０００２】
【従来の技術】従来、命令アドレスごとの比較検出は、
命令プロセッサ上で動作するプログラムが仮想計算機を
意識していなかった。
命令プロセッサ上で動作するプログラムが仮想計算機を
意識していなかった。
【０００３】
【発明が解決しようとする課題】上記従来技術は、命令
プロセッサの命令アドレスのみで比較するため、仮想計
算機システムの場合、複数の仮想計算機で同じ命令アド
レスが出現する可能性があり、期待しない命令アドレス
にて割り込みを発生させることがあった。
プロセッサの命令アドレスのみで比較するため、仮想計
算機システムの場合、複数の仮想計算機で同じ命令アド
レスが出現する可能性があり、期待しない命令アドレス
にて割り込みを発生させることがあった。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、命令プロセッサに新たにＬＰＡＲ番号を設け、命令
アドレスの他に同時にＬＰＡＲ番号も比較することを特
徴とするものである。
め、命令プロセッサに新たにＬＰＡＲ番号を設け、命令
アドレスの他に同時にＬＰＡＲ番号も比較することを特
徴とするものである。
【０００５】
【作用】ＬＰＡＲ番号により、複数の仮想計算機のうち
一つのみを限定することができる。
一つのみを限定することができる。
【０００６】
【実施例】図１は本発明の仮想計算機のデバッグ用割込
み発生回路の一実施例である仮想計算機システムを示す
概略ブロック図、図２は本実施例の仮想計算機システム
におけるデバッグ用割込み発生回路を示す説明図、図３
は本実施例におけるＬＰＡＲ＃をセットするためのＳＩ
Ｅ（Start Interpretive Execution）命令の処理を示す
フロー図である。
み発生回路の一実施例である仮想計算機システムを示す
概略ブロック図、図２は本実施例の仮想計算機システム
におけるデバッグ用割込み発生回路を示す説明図、図３
は本実施例におけるＬＰＡＲ＃をセットするためのＳＩ
Ｅ（Start Interpretive Execution）命令の処理を示す
フロー図である。
【０００７】まず、図１により本実施例の仮想計算機シ
ステムの構成を説明する。
ステムの構成を説明する。
【０００８】本実施例の仮想計算機システムは、主記憶
装置（ＭＳ）１、命令プロセッサ（ＩＰ）２、サービス
プロセッサ（ＳＶＰ）３から構成されている。
装置（ＭＳ）１、命令プロセッサ（ＩＰ）２、サービス
プロセッサ（ＳＶＰ）３から構成されている。
【０００９】ＩＰ２は、その内部にＬＰＡＲ番号レジス
タ（ＬＰＡＲ＃）１１が設けられている。
タ（ＬＰＡＲ＃）１１が設けられている。
【００１０】次に、図２により本実施例のデバッグ用割
込み発生回路を説明する。
込み発生回路を説明する。
【００１１】本実施例のデバッグ用割込み発生回路は、
ＬＰＡＲ＃１１、プログラム状態語（ＰＳＷ）１２、コ
ンペアアドレスレジスタ１３、比較回路１４及び１５、
ＡＮＤ回路１６から構成されている。
ＬＰＡＲ＃１１、プログラム状態語（ＰＳＷ）１２、コ
ンペアアドレスレジスタ１３、比較回路１４及び１５、
ＡＮＤ回路１６から構成されている。
【００１２】ＳＶＰ３によりセットされるコンペアアド
レスレジスタ１３は、コンペアＬＰＡＲ番号１３ａ及び
コンペア命令アドレス１３ｂを有している。
レスレジスタ１３は、コンペアＬＰＡＲ番号１３ａ及び
コンペア命令アドレス１３ｂを有している。
【００１３】比較回路１４は、ＬＰＡＲ＃１１の内容Ｌ
１とコンペアＬＰＡＲ番号１３ａの内容Ａ１とを比較
し、この比較結果に従って”１”又は”０”を出力す
る。すなわち、ＬＰＡＲ＃１１の内容Ｌ１とコンペアＬ
ＰＡＲ番号１３ａの内容Ａ１とが等しいとき（Ｌ１＝Ａ
１のとき）に論理”１”を出力し、等しくないとき（Ｌ
１≠Ａ１のとき）に論理”０”を出力する。
１とコンペアＬＰＡＲ番号１３ａの内容Ａ１とを比較
し、この比較結果に従って”１”又は”０”を出力す
る。すなわち、ＬＰＡＲ＃１１の内容Ｌ１とコンペアＬ
ＰＡＲ番号１３ａの内容Ａ１とが等しいとき（Ｌ１＝Ａ
１のとき）に論理”１”を出力し、等しくないとき（Ｌ
１≠Ａ１のとき）に論理”０”を出力する。
【００１４】また、比較回路１５は、ＰＳＷ１２内の命
令アドレスの内容Ｌ２とコンペア命令アドレス１３ｂの
内容Ａ２とを比較し、この比較結果に従って”１”又
は”０”を出力する。すなわち、ＰＳＷ１２内の命令ア
ドレスの内容Ｌ２とコンペア命令アドレス１３ｂの内容
Ａ２とが等しいとき（Ｌ２＝Ａ２のとき）に論理”１”
を出力し、等しくないとき（Ｌ２≠Ａ２のとき）に論
理”０”を出力する。
令アドレスの内容Ｌ２とコンペア命令アドレス１３ｂの
内容Ａ２とを比較し、この比較結果に従って”１”又
は”０”を出力する。すなわち、ＰＳＷ１２内の命令ア
ドレスの内容Ｌ２とコンペア命令アドレス１３ｂの内容
Ａ２とが等しいとき（Ｌ２＝Ａ２のとき）に論理”１”
を出力し、等しくないとき（Ｌ２≠Ａ２のとき）に論
理”０”を出力する。
【００１５】次にＡＮＤ回路１６は、比較回路１４の出
力と比較回路１５の出力とのＡＮＤによって割込み発生
要因信号を生成する。この割込み発生要因信号は、ＳＶ
Ｐ３に供給され割込みが発生する。
力と比較回路１５の出力とのＡＮＤによって割込み発生
要因信号を生成する。この割込み発生要因信号は、ＳＶ
Ｐ３に供給され割込みが発生する。
【００１６】続いて、図３によりＬＰＡＲ＃１１をセッ
トする処理フローを説明する。
トする処理フローを説明する。
【００１７】ステップ２１：ＳＩＥ命令を受け付ける
と、ＬＰＡＲ＃１１を読みだす。続いてステップ２２に
進む。
と、ＬＰＡＲ＃１１を読みだす。続いてステップ２２に
進む。
【００１８】ステップ２２：ステップ２１で読みだした
ＬＰＡＲ＃１１の内容に基づき値を更新する。続いてス
テップ２３に進む。
ＬＰＡＲ＃１１の内容に基づき値を更新する。続いてス
テップ２３に進む。
【００１９】ステップ２３：ステップ２２で更新した値
を仮想計算機識別情報としてＬＰＡＲ＃１１にセットす
る。続いて２４に進む。
を仮想計算機識別情報としてＬＰＡＲ＃１１にセットす
る。続いて２４に進む。
【００２０】ステップ２４：ＩＥ（Interpretive Execu
tion）の起動処理を行う。
tion）の起動処理を行う。
【００２１】以上述べたように本実施例に依れば、コン
ペアＬＰＡＲ番号１３ａ及びコンペア命令アドレス１３
ｂにそれぞれ必要な値を格納することによって、従来行
い得なかった複数の仮想計算機のうち１つのみを限定し
割込みを掛けることが可能と成る。
ペアＬＰＡＲ番号１３ａ及びコンペア命令アドレス１３
ｂにそれぞれ必要な値を格納することによって、従来行
い得なかった複数の仮想計算機のうち１つのみを限定し
割込みを掛けることが可能と成る。
【００２２】以上、本発明者によって成された発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００２３】例えば、本実施例の仮想計算機システムに
ついては、図１に示すようにＩＰ２が１台、仮想計算機
が１つの場合について説明したが、本発明は前記実施例
に限定されるものではなく、例えば複数のＩＰ及び仮想
計算機から構成する場合等についても適用可能である。
ついては、図１に示すようにＩＰ２が１台、仮想計算機
が１つの場合について説明したが、本発明は前記実施例
に限定されるものではなく、例えば複数のＩＰ及び仮想
計算機から構成する場合等についても適用可能である。
【００２４】
【発明の効果】以上のように本発明によると仮想計算機
システムにおいて複数の仮想計算機のうち特定の一つの
仮想計算機に対してのみ命令アドレス割り込みが発生で
き、従来技術では行い得なかった強力なデバッグ手段の
提供が可能となり、デバッグの効率化が達成できる。
システムにおいて複数の仮想計算機のうち特定の一つの
仮想計算機に対してのみ命令アドレス割り込みが発生で
き、従来技術では行い得なかった強力なデバッグ手段の
提供が可能となり、デバッグの効率化が達成できる。
【図１】本発明の仮想計算機のデバッグ用割込み発生回
路の一実施例である仮想計算機システムを示す概略ブロ
ック図である。
路の一実施例である仮想計算機システムを示す概略ブロ
ック図である。
【図２】本実施例の仮想計算機システムにおけるデバッ
グ用割込み発生回路を示す説明図である。
グ用割込み発生回路を示す説明図である。
【図３】本実施例におけるＬＰＡＲ番号をセットするた
めのＳＩＥ（Start Interpretive Execution）命令の処
理を示すフロー図である。
めのＳＩＥ（Start Interpretive Execution）命令の処
理を示すフロー図である。
１…主記憶装置（ＭＳ） ２…命令プロセッサ（ＩＰ） ３…サービスプロセッサ（ＳＶＰ） １１…ＬＰＡＲ番号レジスタ（ＬＰＡＲ＃） １２…プログラム状態語（ＰＳＷ） １３…コンペアアドレスレジスタ １３ａ…コンペアＬＰＡＲ番号 １３ｂ…コンペア命令アドレス １４…比較回路 １５…比較回路 １６…ＡＮＤ回路
Claims (1)
- 【請求項１】命令プロセッサ、主記憶装置及びサービス
プロセッサより成る情報処理装置において、前記命令プ
ロセッサが実行する命令アドレスごとにあらかじめ設定
されたアドレスと比較し一致したときに割り込みを発生
させる機能を備え、前記命令プロセッサに仮想計算機番
号（以下、ＬＰＡＲ番号と記す）を保持するレジスタを
設け、実行中のＬＰＡＲ番号と命令アドレスの双方が一
致したときに割り込みを発生させることを特徴とするデ
バッグ用割り込み発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029201A JPH05224950A (ja) | 1992-02-17 | 1992-02-17 | デバッグ用割込み発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029201A JPH05224950A (ja) | 1992-02-17 | 1992-02-17 | デバッグ用割込み発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05224950A true JPH05224950A (ja) | 1993-09-03 |
Family
ID=12269585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4029201A Pending JPH05224950A (ja) | 1992-02-17 | 1992-02-17 | デバッグ用割込み発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05224950A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009176297A (ja) * | 2008-01-24 | 2009-08-06 | Arm Ltd | 診断コンテキストの構成および比較 |
-
1992
- 1992-02-17 JP JP4029201A patent/JPH05224950A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009176297A (ja) * | 2008-01-24 | 2009-08-06 | Arm Ltd | 診断コンテキストの構成および比較 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5386565A (en) | Method and system for controlling/monitoring computer system having plural operating systems to run thereon | |
| GB2216306A (en) | Load and synchronize computer architecture and process | |
| KR920003044B1 (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어 시스템 | |
| JPH05224950A (ja) | デバッグ用割込み発生回路 | |
| JPH1196006A (ja) | 情報処理装置 | |
| JPH056281A (ja) | 情報処理装置 | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| JPS6220034A (ja) | プログラム状態語切換制御方式 | |
| JPH0675819A (ja) | マイクロプロセッサ | |
| JPH06124207A (ja) | サブルーチン分岐命令実行方法 | |
| JPH02103643A (ja) | デバッグ用割込発生回路 | |
| JP2007026084A (ja) | マイクロプロセッサ | |
| KR940011045B1 (ko) | 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법 | |
| JPH0496167A (ja) | マルチプロセッサシステムの割込み方式 | |
| JPS6086625A (ja) | デ−タ処理装置 | |
| JPH04344938A (ja) | 割込発生回路 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| SU1388952A1 (ru) | Статический регистр | |
| JPS6282439A (ja) | 擬似障害発生方式 | |
| JPH01318121A (ja) | 割込制御方式 | |
| JPH05108507A (ja) | バスエラー処理回路 | |
| JPS60239837A (ja) | 擬似障害発生装置 | |
| KR19990003927A (ko) | 8x196 마이크로콘트롤러용 인터럽트 벡터 생성 장치 | |
| JPS60173633A (ja) | 演算処理装置 |