JP2009176297A - 診断コンテキストの構成および比較 - Google Patents
診断コンテキストの構成および比較 Download PDFInfo
- Publication number
- JP2009176297A JP2009176297A JP2009004051A JP2009004051A JP2009176297A JP 2009176297 A JP2009176297 A JP 2009176297A JP 2009004051 A JP2009004051 A JP 2009004051A JP 2009004051 A JP2009004051 A JP 2009004051A JP 2009176297 A JP2009176297 A JP 2009176297A
- Authority
- JP
- Japan
- Prior art keywords
- diagnostic
- value
- trigger point
- circuit
- point definition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010276 construction Methods 0.000 title 1
- 238000012545 processing Methods 0.000 claims abstract description 116
- 230000004044 response Effects 0.000 claims abstract description 25
- 230000006870 function Effects 0.000 claims description 26
- 230000001960 triggered effect Effects 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 16
- 238000003745 diagnosis Methods 0.000 claims description 14
- 230000000873 masking effect Effects 0.000 claims description 3
- 230000007246 mechanism Effects 0.000 abstract description 6
- 230000009471 action Effects 0.000 description 16
- 102100026008 Breakpoint cluster region protein Human genes 0.000 description 6
- 101000933320 Homo sapiens Breakpoint cluster region protein Proteins 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000872 buffer Substances 0.000 description 3
- 238000013519 translation Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3471—Address tracing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【解決手段】データ処理システム1は、プロセッサコア2を有し、該プロセッサコアは、仮想マシン識別子によってそれぞれが識別された複数の仮想マシンのうちの1つとして機能するようにプログラム可能であり、各仮想マシンは、コンテキスト識別子によってそれぞれ識別された複数のコンテキストのうちの1つにおいて機能し、各コンテキストは、一連のプログラム命令を実行し、各プログラム命令は1つ以上の関連するメモリアドレスを有する。データ処理システムは、プロセッサコア上で診断動作を実行するための診断回路10を有する。診断制御回路12が提供され、該回路は、仮想マシン識別子、コンテキスト識別子、および1つ以上の関連するメモリアドレスのうちの少なくとも1つの現在値に応答して診断回路10をトリガして診断動作を実行する。
【選択図】図1
Description
診断動作をその上で実行するように該処理回路に連結された診断回路と、
該処理回路および該診断回路に連結され、該仮想マシン識別子、該コンテキスト識別子、および該1つ以上の関連するメモリアドレスのうちの少なくとも1つの現在値に応答して、該診断回路をトリガして該診断動作を実行する診断制御回路とを備える、装置を提供する。
処理動作を行うための、およびメモリにアクセスするための処理手段であって、該処理手段は、仮想マシン識別子によってそれぞれ識別された複数の仮想マシンのうちの1つとして機能するようにプログラム可能であり、各仮想マシンは、コンテキスト識別子によってそれぞれ識別された複数のコンテキストのうちの1つにおいて機能し、各コンテキストは、一連のプログラム命令を実行し、各プログラム命令は、1つ以上の関連するメモリアドレスを有する処理手段と、
診断動作をその上で実行するように該処理手段に連結された診断手段と、
該処理手段および該診断手段に連結され、該仮想マシン識別子の現在値に対応する診断制御手段であって、該コンテキスト識別子および該1つ以上の関連するメモリアドレスのうちの少なくとも1つは、該診断手段をトリガして該診断動作を実行するためのものである、診断制御手段とを備える、装置を提供する。
仮想マシン識別子によってそれぞれ識別された複数の仮想マシンのうちの1つとして機能するようにプログラム可能な処理回路を使用して、処理動作およびメモリへのアクセスを実行するステップであって、各仮想マシンは、コンテキスト識別子によってそれぞれ識別された複数のコンテキストのうちの1つにおいて機能し、各コンテキストは、一連のプログラム命令を実行し、各プログラム命令は、1つ以上の関連するメモリアドレスを有するステップと、
該処理回路に連結された診断回路を使用して診断動作を実行するステップと、
該仮想マシン識別子の現在値、該コンテキスト識別子、および該1つ以上の関連するメモリアドレスのうちの少なくとも1つの現在値に応答して、該診断動作を実行するように、該診断回路をトリガするステップとを含む、データを処理するための方法を提供する。
処理動作を実行し、メモリにアクセスするように構成された処理回路であって、該処理回路は、複数の状態識別子のうちの少なくとも1つによってそれぞれ識別された複数の状態のうちの1つにおいて動作する処理回路と、
診断動作をその上で実行するように該処理回路に連結された診断回路と、
該処理回路および該診断回路に連結され、それぞれがトリガポイント定義値を格納する複数のプログラム可能なレジスタを有する診断制御回路であって、該診断制御回路は、該診断回路をトリガして該診断動作を実行するように、該複数のトリガポイント定義値の第1のサブグループのそれぞれと、該複数の状態識別子のうちの少なくとも1つの少なくとも一部で形成された、状態特徴値の現在値との比較に応答する診断制御回路と、
プログラム可能な比較選択値に応答して、該複数の状態識別子の一部が該状態特徴値を形成する、該トリガポイント定義値の第1のサブグループの全てを選択する、全体的な比較選択回路とを備える、装置が提供される。
該第1のコンテキスト識別子の現在値の全体、または
該第2のコンテキスト識別子の現在値の全体のうちの1つから形成されるべき、該状態特徴値を選択する。
比較の結果が一致したときに実行するのか、または
比較の結果が一致しなかったときに実行するのかを選択する。
処理動作を行うための、およびメモリにアクセスするための処理手段であって、該処理手段は、複数の状態識別子のうちの少なくとも1つによってそれぞれ識別された複数の状態のうちの1つにおいて動作する処理手段と、
診断動作をその上で実行するように該処理手段に連結された診断手段と、
該処理手段および該診断手段に連結され、それぞれのトリガポイント定義値を格納する複数のプログラム可能なレジスタを有する診断制御手段であって、該診断制御手段は、該診断手段をトリガして該診断動作を実行するように、該複数のトリガポイント定義値の第1のサブグループのそれぞれと、該複数の状態識別子のうちの少なくとも1つの少なくとも一部を形成する、状態特徴値の現在値とを比較する診断制御手段と、
プログラム可能な比較選択値に応答して、該複数の状態識別子の一部が該状態特徴値を形成する、トリガポイント定義値の該第1のサブグループの全てを選択する、全体的な比較選択手段とを備える、装置を提供する。
複数の状態識別子のうちの少なくとも1つによってそれぞれ定義された複数の状態のうちの1つにおいて動作する処理回路使用して、処理動作およびメモリへのアクセスを実行するステップと、
該処理回路に連結された診断回路を使用して、該処理回路上で診断動作を実行するステップと、
複数のトリガポイント定義値の第1のサブグループのそれぞれと、該複数の状態識別子のうちの少なくとも1つの少なくとも一部で形成された状態特徴値の現在値との比較に応答して、該診断動作を実行するように該診断回路をトリガするステップと、
プログラム可能な比較選択値に応答して、該複数の状態識別子の一部が該状態特徴値を形成する、トリガポイント定義値の該第1のサブグループの全てを選択するステップとを含む、方法を提供する。
この場合、このアドレス認識ブレークポイントのタイプロジック22−xは、ブレークポイント値レジスタ内に格納された値と、現在のプログラム命令アドレスとの、比較器20−xによって実行された比較が一致であった場合に、診断動作をトリガする結果を出力する。
この場合、このアドレス認識ブレークポイントのタイプロジック22−xは、アドレス認識ブレークポイントにリンクされた状態認識ブレークポイントのタイプロジック22−yから結果を受信する。アドレス認識ブレークポイントのタイプロジック22−xは、比較器20−xによって実行されたアドレスの比較が一致であり、リンクされた状態認識ブレークポイントによって実行された比較の結果が一致であった場合に、診断動作をトリガする結果を出力する。
この場合、この状態認識ブレークポイントのタイプロジック22−yは、ブレークポイント値レジスタ内に格納された値と、状態特徴値との、比較器20−yによって実行された比較が一致であった場合に、診断動作をトリガさせる結果を出力する。
この場合、この状態認識ブレークポイントのタイプロジック22−yは、ブレークポイント値レジスタ内に格納された値と、状態特徴値との、比較器22−yによって実行された比較の結果を、状態認識ブレークポイントにリンクされたアドレス認識ブレークポイントのタイプロジック22−xにルーティングする。
この場合、このアドレス認識ブレークポイントのタイプロジック22−xは、ブレークポイント値レジスタ内に格納された値と、現在のプログラムアドレス命令との、比較器20−xによって実行された比較が不一致であった場合に、診断動作をトリガさせる結果を出力する。
この場合、このアドレス認識ブレークポイントのタイプロジック22−xは、アドレス認識ブレークポイントにリンクされた状態認識ブレークポイントの、タイプロジック22−yから結果を受信する。アドレス認識ブレークポイントのタイプロジック22−xは、比較器20−xによって実行されたアドレスの比較が不一致であり、リンクされた状態認識ブレークポイントによって実行された比較の結果が一致であった場合に、診断動作をトリガする結果を出力する。
●0b111−リンクされたデバッグコンテキストの不一致−予約済
これらの最後の2つの場合は、いくつかの実施形態ではサポートされない。しかし、これらは必要に応じてサポートすることができるものと理解されよう。
この場合、この状態認識ブレークポイントのタイプロジック22−yは、追加的なブレークポイント値レジスタBXVRy内に格納された値と、現在のVMIDとの、比較器44−yによって実行された比較が一致であった場合に、診断動作をトリガする結果を出力する。ブレークポイント値レジスタBVR5内に格納されたデバッグコンテキスト値は無視される。
この場合、この状態認識ブレークポイントのタイプロジック22−yは、追加的なブレークポイント値レジスタ内に格納された値と、現在のVMIDとの、比較器44−yによって実行された比較の結果を、状態認識ブレークポイントにリンクされたアドレス認識ブレークポイントのタイプロジック22−xにルーティングする。
この場合、この状態認識ブレークポイントのタイプロジック22−yは、ブレークポイント値レジスタBVRy内に格納されたデバッグコンテキスト値と、状態特徴値SCVとの、比較器20−yによって実行された比較が一致であり、追加的なブレークポイント値レジスタBXVRyと、現在のVMIDとの、比較器44−yによって実行された比較が一致であった場合に、診断動作をトリガする結果を出力する。
この場合、この状態認識ブレークポイントのタイプロジック22−yは、比較器20−yおよび44−yによって実行された比較の結果を、状態認識ブレークポイントにリンクされたアドレス認識ブレークポイントのタイプロジック22−xにルーティングする。
●0b1101−リンクされたVMIDの不一致−予約済
●0b1110−リンクを外されたデバッグコンテキストおよびVMIDの不一致−予約済
●0b1111−リンクされたデバッグコンテキストおよびVMIDの不一致−予約済
最後の4つの場合は、いくつかの実施形態ではサポートされない。しかし、必要に応じてこれらの場合をサポートすることが可能である。
Claims (40)
- 処理動作を実行し、メモリにアクセスするように構成された処理回路であって、前記処理回路は、仮想マシン識別子によってそれぞれ識別された複数の仮想マシンのうちの1つとして機能するようにプログラム可能であり、各前記仮想マシンは、コンテキスト識別子によってそれぞれ識別された複数のコンテキストのうちの1つにおいて機能し、各前記コンテキストは、一連のプログラム命令を実行し、各前記プログラム命令は、1つ以上の関連するメモリアドレスを有する前記処理回路と、
診断動作をその上で実行するように前記処理回路に連結された診断回路と、
前記処理回路および前記診断回路に連結され、前記仮想マシン識別子、前記コンテキスト識別子、および前記1つ以上の関連するメモリアドレスのうちの少なくとも1つの現在値に応答して、前記診断回路をトリガして前記診断動作を実行する診断制御回路と、
を備えることを特徴とするデータを処理するための装置。 - 前記診断回路は、
デバッグモードに入るように前記処理回路をトリガするステップ、
トレースモジュールのオン/オフを行うステップ、
トレースデータを内部トレースデバイスに出力するステップ、
トレースデータを外部トレースデバイスに出力するステップ、および
ソフトウェア例外をトリガするステップ、のうちの1つ以上を含む診断動作を実行することを特徴とする請求項1に記載の装置。 - 前記1つ以上の関連するメモリアドレスのうちの少なくとも1つは、前記プログラム命令が格納されたメモリ内の位置を示すアドレスであることを特徴とする請求項1に記載の装置。
- 前記1つ以上の関連するメモリアドレスのうちの少なくとも1つは、前記プログラム命令によってアクセスされたメモリ内の位置を示すアドレスであることを特徴とする請求項1に記載の装置。
- 前記診断制御回路は、トリガポイント定義値を格納する複数のプログラム可能なレジスタを有し、前記診断制御回路は、前記複数のトリガポイント定義値と、前記仮想マシン識別子、前記コンテキスト識別子、および前記1つ以上の関連するメモリアドレスのうちの前記少なくとも1つの現在値との比較に応答して、前記診断動作を実行するように、前記診断回路をトリガすることを特徴とする請求項1に記載の装置。
- 処理動作を行うための、およびメモリにアクセスするための処理手段であって、前記処理手段は、仮想マシン識別子によってそれぞれ識別された複数の仮想マシンのうちの1つとして機能するようにプログラム可能であり、各前記仮想マシンは、コンテキスト識別子によってそれぞれ識別された複数のコンテキストのうちの1つにおいて機能し、各前記コンテキストは、一連のプログラム命令を実行し、各前記プログラム命令は、1つ以上の関連するメモリアドレスを有する処理手段と、
診断動作をその上で実行するように前記処理手段に連結された診断手段と、
前記処理手段および前記診断手段に連結され、前記仮想マシン識別子の現在値に対応する診断制御手段であって、前記コンテキスト識別子および前記1つ以上の関連するメモリアドレスのうちの少なくとも1つは、前記診断手段をトリガして前記診断動作を実行するためのものである、診断制御手段と、
を備えることを特徴とするデータを処理するための装置。 - 仮想マシン識別子によってそれぞれ識別された複数の仮想マシンのうちの1つとして機能するようにプログラム可能な処理回路を使用して、処理動作およびメモリへのアクセスを実行するステップであって、各前記仮想マシンは、コンテキスト識別子によってそれぞれ識別された複数のコンテキストのうちの1つにおいて機能し、各前記コンテキストは、一連のプログラム命令を実行し、各前記プログラム命令は、1つ以上の関連するメモリアドレスを有するステップと、
前記処理回路に連結された診断回路を使用して診断動作を実行するステップと、
前記仮想マシン識別子の現在値、前記コンテキスト識別子、および前記1つ以上の関連するメモリアドレスのうちの少なくとも1つの現在値に応答して、前記診断動作を実行するように、前記診断回路をトリガするステップと、
を含むことを特徴とするデータを処理するための方法。 - 前記診断動作は、
デバッグモードに入るように前記処理回路をトリガするステップ、
トレースモジュールのオン/オフを行うステップ、
トレースデータを内部トレースデバイスに出力するステップ、
トレースデータを外部デバイスに出力するステップ、および
ソフトウェア例外をトリガするステップ、のうちの1つ以上を含むことを特徴とする請求項7に記載のデータを処理するための方法。 - 前記1つ以上の関連するメモリアドレスのうちの1つは、前記プログラム命令が格納されたメモリ内の位置を示すアドレスであることを特徴とする請求項7に記載のデータを処理するための方法。
- 前記1つ以上の関連するメモリアドレスのうちの1つは、前記プログラム命令によってアクセスされたメモリ内の位置を示すアドレスであることを特徴とする請求項7に記載のデータを処理するための方法。
- 前記トリガするステップは、複数のトリガポイント定義値と、前記仮想マシン識別子、前記コンテキスト識別子、および前記1つ以上の関連するメモリアドレスのうちの前記少なくとも1つの現在値との比較に応答して、前記診断動作を実行するように、前記診断回路をトリガすることを特徴とする請求項7に記載のデータを処理するための方法。
- 処理動作を実行し、メモリにアクセスするように構成された処理回路であって、前記処理回路は、複数の状態識別子のうちの少なくとも1つによってそれぞれ識別された複数の状態のうちの1つにおいて動作する前記処理回路と、
診断動作をその上で実行するように前記処理回路に連結された診断回路と、
前記処理回路および前記診断回路に連結され、それぞれがトリガポイント定義値を格納する複数のプログラム可能なレジスタを有する診断制御回路であって、前記診断制御回路は、前記診断回路をトリガして前記診断動作を実行するように、前記複数のトリガポイント定義値の第1のサブグループのそれぞれと、前記複数の状態識別子のうちの少なくとも1つの少なくとも一部で形成された、状態特徴値の現在値との比較に応答する前記診断制御回路と、
プログラム可能な比較選択値に応答して、前記複数の状態識別子の一部が前記状態特徴値を形成する、前記トリガポイント定義値の前記第1のサブグループの全てを選択する、全体的な比較選択回路と、
を備えることを特徴とするデータを処理するための装置。 - 前記診断回路は、
デバッグモードに入るように前記処理回路をトリガするステップ、
トレースモジュールのオン/オフを行うステップ、
トレースデータを内部トレースデバイスに出力するステップ、
トレースデータを外部トレースデバイスに出力するステップ、および
ソフトウェア例外をトリガするステップ、のうちの1つ以上を含む診断動作を実行することを特徴とする請求項12に記載の装置。 - 前記処理回路は、仮想マシン識別子によってそれぞれ定義された複数の仮想マシンのうちの1つとして機能するようにプログラム可能であり、各前記仮想マシンは、少なくとも1つのコンテキスト識別子によってそれぞれ識別された、複数のコンテキストのうちの1つにおいて機能することを特徴とする請求項12に記載の装置。
- 前記複数の状態識別子は、前記仮想マシン識別子および前記少なくとも1つのコンテキスト識別子を含み、各状態は、前記仮想マシン識別子および前記少なくとも1つのコンテキスト識別子の組み合わせによって識別されることを特徴とする請求項14に記載の装置。
- 前記複数のコンテキストのそれぞれは、第1のコンテキスト識別子および第2のコンテキスト識別子のうちの少なくとも1つによって識別されることを特徴とする請求項14に記載の装置。
- 前記第2のコンテキスト識別子は、各前記コンテキストに固有であることを特徴とする請求項16に記載の装置。
- 前記診断制御回路は、それぞれのトリガポイント制御値を格納する複数のプログラム可能な制御レジスタも有し、各前記トリガポイント制御値は、前記トリガポイント定義値のうちの1つに関連付けられることを特徴とする請求項12に記載の装置。
- 前記全体的な比較選択回路は、
前記第1のコンテキスト識別子の現在値の全体、または
前記第2のコンテキスト識別子の現在値の全体のうちの1つから形成されるべき、前記状態特徴値を選択することを特徴とする請求項18に記載の装置。 - 前記診断制御回路は、それぞれの仮想マシンの前記トリガポイント定義値を格納する第2の複数のプログラム可能な制御レジスタも有し、各前記仮想マシンの前記トリガポイント定義値は、前記トリガポイント定義値の前記第1のサブグループおよび前記トリガポイント制御値のうちのそれぞれ1つに関連付けられることを特徴とする請求項19に記載の装置。
- 各前記仮想マシンの前記トリガポイント定義値に対して、前記診断制御回路は、前記診断回路をトリガして前記診断動作を実行するように、前記仮想マシンの前記トリガポイント定義値と、前記仮想マシン識別子との現在値との比較に選択的に応答することを特徴とする請求項20に記載の装置。
- 各前記仮想マシンの前記トリガポイント定義値に対して、前記診断制御回路が、前記仮想マシンの前記トリガポイント定義値と、前記仮想マシン識別子の前記現在値との前記比較に応答するかどうかを選択するように、前記診断制御回路は、前記仮想マシンの前記トリガポイント定義値に関連付けられた前記トリガポイント制御値に応答することを特徴とする請求項21に記載の装置。
- 前記全体的な比較選択回路は、前記第1のコンテキスト識別子の現在値、前記第2のコンテキスト識別子の現在値、前記仮想マシン識別子の現在値、およびマスキング値のうちの少なくとも1つの一部から形成されるべき、前記状態特徴値を選択することを特徴とする請求項18に記載の装置。
- 前記プログラム可能な比較選択値は、複数のフィールドを有し、各前記フィールドは、前記第1のコンテキスト識別子の前記現在値、前記第2のコンテキスト識別子の前記現在値、前記仮想マシン識別子の前記現在値、および前記状態特徴値の対応する部分のうちのどれから、前記状態特徴値の対応部分が選択されたのかを示すことを特徴とする請求項23に記載の装置。
- 各コンテキストは、一連のプログラム命令を実行し、各前記プログラム命令が1つ以上の関連するメモリアドレスを有することを特徴とする請求項18に記載の装置。
- 前記診断制御回路は、前記診断回路をトリガして前記診断動作を実行するように、前記複数のトリガポイント定義値の第2のサブグループのそれぞれと、前記1つ以上の関連するメモリアドレスとの比較に応答することを特徴とする請求項25に記載の装置。
- 前記1つ以上の関連するメモリアドレスのうちの前記1つは、前記プログラム命令が格納されたメモリ内の位置を示すアドレスであることを特徴とする請求項26に記載の装置。
- 前記1つ以上の関連するメモリアドレスのうちの前記1つは、前記プログラム命令によってアクセスされたメモリ内の位置を示すアドレスであることを特徴とする請求項26に記載の装置。
- 前記トリガポイント定義値の前記第2のサブグループのうちの少なくとも1つは、メモリアドレスの所定の範囲を定義し、前記診断制御回路は、前記診断回路をトリガして前記診断動作を実行するように、前記1つ以上の関連するメモリアドレスのうちの前記1つが、前記メモリアドレスの所定の範囲内にあるかどうかに応答することを特徴とする請求項26に記載の装置。
- 前記トリガポイント定義値の前記第2のサブグループのうちの前記少なくとも1つは、前記所定のアドレス範囲の上限および下限を示す、一対のアドレス値を含むことを特徴とする請求項29に記載の装置。
- 前記トリガポイント定義値の前記第2のサブグループのうちの前記少なくとも1つは、アドレス値とマスクとを含み、前記診断制御回路は、前記アドレス値と、前記マスクを使用して前記1つ以上の関連するメモリアドレスのうちの前記1つに、ビットごとのマスク動作を実行することによって得られたマスクされたアドレス値との比較に応答することを特徴とする請求項29に記載の装置。
- 前記診断回路をトリガして前記診断動作を実行するように、前記診断制御回路が、前記第1のトリガポイント定義値と、前記状態特徴値との前記比較、および前記第2のトリガポイント定義値と、前記1つ以上の関連するメモリアドレスのうちの前記1つとの前記比較の両方に応答するように、前記トリガポイント定義値の前記第2のサブグループのそれぞれは、前記トリガポイント定義値の前記第1のサブグループのうちの1つに選択的にリンクされることを特徴とする請求項26に記載の装置。
- 前記トリガポイント定義値の前記第2のサブグループのうちの2つ以上は、前記トリガポイント定義値の前記第1のサブグループのうちの1つにリンクされることを特徴とする請求項32に記載の装置。
- 前記診断制御回路は、前記トリガポイント制御値のそれぞれに応答して、前記トリガポイント制御値に関連付けられた前記トリガポイント定義値が、前記トリガポイント定義値の前記第1のサブグループのメンバなのか、前記トリガポイント定義値の前記第2のサブグループのメンバなのかを選択することを特徴とする請求項26に記載の装置。
- 前記診断制御回路は、前記トリガポイント制御値のそれぞれに応答して、前記トリガポイント制御値に関連付けられた前記トリガポイント定義値が、前記トリガポイント定義値の別の値にリンクされているかどうかを選択することを特徴とする請求項33に記載の装置。
- 前記トリガポイント定義値の前記第2のサブグループの各トリガポイント定義値に対して、前記診断制御回路は、前記第2のサブグループの前記トリガポイント定義値に関連付けられた、前記トリガポイント制御値に応答して、前記トリガポイント定義値の前記第1のサブグループのうちのどれが、前記第2のサブグループの前記トリガポイント定義値にリンクされているのかを選択することを特徴とする請求項32に記載の方法。
- 前記診断制御回路は、前記トリガポイント制御値に応答して、前記診断回路をトリガして前記診断動作を、
比較の結果が一致したときに実行するのか、または
比較の結果が一致しなかったときに実行するのかを選択することを特徴とする請求項18に記載の装置。 - 前記比較の前記結果は、仮想マシン識別子における不一致であることを特徴とする請求項37に記載の装置。
- 処理動作を行うための、およびメモリにアクセスするための処理手段であって、前記処理手段は、複数の状態識別子のうちの少なくとも1つによってそれぞれ識別された複数の状態のうちの1つにおいて動作する前記処理手段と、
診断動作をその上で実行するように前記処理手段に連結された診断手段と、
前記処理手段および前記診断手段に連結され、それぞれのトリガポイント定義値を格納する複数のプログラム可能なレジスタを有する診断制御手段であって、前記診断制御手段は、前記診断手段をトリガして前記診断動作を実行するように、前記複数のトリガポイント定義値の第1のサブグループのそれぞれと、前記複数の状態識別子のうちの少なくとも1つの少なくとも一部を形成する、状態特徴値の現在値とを比較する前記診断制御手段と、
プログラム可能な比較選択値に応答して、前記複数の状態識別子の一部が前記状態特徴値を形成する、前記トリガポイント定義値の前記第1のサブグループの全てを選択する、全体的な比較選択手段と、
を備えることを特徴とするデータを処理するための装置。 - 複数の状態識別子のうちの少なくとも1つによってそれぞれ定義された複数の状態のうちの1つにおいて動作する処理回路を使用して、処理動作およびメモリへのアクセスを実行するステップと、
前記処理回路に連結された診断回路を使用して、前記処理回路上で診断動作を実行するステップと、
複数のトリガポイント定義値の第1のサブグループのそれぞれと、前記複数の状態識別子のうちの少なくとも1つの少なくとも一部で形成された状態特徴値の現在値との比較に応答して、前記診断動作を実行するように前記診断回路をトリガするステップと、
プログラム可能な比較選択値に応答して、前記複数の状態識別子の一部が前記状態特徴値を形成する、前記トリガポイント定義値の前記第1のサブグループの全てを選択するステップと、
を含むことを特徴とするデータを処理するための方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0801338.5 | 2008-01-24 | ||
GB0801338.5A GB2456813B (en) | 2008-01-24 | 2008-01-24 | Diagnostic context construction and comparison |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009176297A true JP2009176297A (ja) | 2009-08-06 |
JP5430153B2 JP5430153B2 (ja) | 2014-02-26 |
Family
ID=39186291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009004051A Active JP5430153B2 (ja) | 2008-01-24 | 2009-01-09 | 診断コンテキストの構成および比較 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8250411B2 (ja) |
JP (1) | JP5430153B2 (ja) |
CN (1) | CN101493792B (ja) |
GB (1) | GB2456813B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9448910B2 (en) | 2013-03-29 | 2016-09-20 | International Business Machines Corporation | Computer-implemented method, program, and tracer node for obtaining trace data relating to particular virtual machine |
JP2017539001A (ja) * | 2014-11-13 | 2017-12-28 | エイアールエム リミテッド | コンテキスト依存のバリア命令の実行 |
JP2018527657A (ja) * | 2015-07-31 | 2018-09-20 | エイアールエム リミテッド | 条件付きロードの抑制 |
JP2022523787A (ja) * | 2019-03-08 | 2022-04-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | セキュア仮想マシン環境におけるストレージ保護ハードウェアのテスト方法、システム、プログラム |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2456813B (en) * | 2008-01-24 | 2012-03-07 | Advanced Risc Mach Ltd | Diagnostic context construction and comparison |
US20140108701A1 (en) * | 2010-07-16 | 2014-04-17 | Memory Technologies Llc | Memory protection unit in a virtual processing environment |
US9361204B2 (en) * | 2013-02-19 | 2016-06-07 | Arm Limited | Generating trace data including a lockup identifier indicating occurrence of a lockup state |
KR20140125488A (ko) * | 2013-04-19 | 2014-10-29 | 한국전자통신연구원 | 스마트 유비쿼터스 네트워크에서 상황 인지 기반 네트워크 장치 및 시스템 |
US9141512B2 (en) * | 2013-05-21 | 2015-09-22 | Red Hat, Inc. | System and method for cluster debugging |
WO2014203036A1 (en) | 2013-06-18 | 2014-12-24 | Freescale Semiconductor, Inc. | Method and apparatus for offloading functional data from an interconnect component |
US9559870B2 (en) | 2013-07-08 | 2017-01-31 | Nicira, Inc. | Managing forwarding of logical network traffic between physical domains |
US9760390B2 (en) | 2013-07-16 | 2017-09-12 | Empire Technology Development Llc | Processor identification for virtual machines |
US10209762B2 (en) | 2013-09-27 | 2019-02-19 | Nxp Usa, Inc. | Selectively powered layered network and a method thereof |
US20150277949A1 (en) * | 2014-03-27 | 2015-10-01 | Thiam Wah Loh | Securing shared interconnect for virtual machine |
US10243848B2 (en) | 2015-06-27 | 2019-03-26 | Nicira, Inc. | Provisioning logical entities in a multi-datacenter environment |
US10216616B2 (en) * | 2016-07-02 | 2019-02-26 | Intel Corporation | Cooperative triggering |
US10719451B2 (en) * | 2017-01-13 | 2020-07-21 | Optimum Semiconductor Technologies Inc. | Variable translation-lookaside buffer (TLB) indexing |
US10599555B2 (en) | 2017-09-20 | 2020-03-24 | Texas Instruments Incorporated | Context-sensitive debug requests for memory access |
US11088916B1 (en) | 2020-04-06 | 2021-08-10 | Vmware, Inc. | Parsing logical network definition for different sites |
US11316773B2 (en) | 2020-04-06 | 2022-04-26 | Vmware, Inc. | Configuring edge device with multiple routing tables |
US11438238B2 (en) | 2020-04-06 | 2022-09-06 | Vmware, Inc. | User interface for accessing multi-site logical network |
US11777793B2 (en) | 2020-04-06 | 2023-10-03 | Vmware, Inc. | Location criteria for security groups |
US11088902B1 (en) | 2020-04-06 | 2021-08-10 | Vmware, Inc. | Synchronization of logical network state between global and local managers |
US11343283B2 (en) | 2020-09-28 | 2022-05-24 | Vmware, Inc. | Multi-tenant network virtualization infrastructure |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03217949A (ja) * | 1990-01-23 | 1991-09-25 | Hitachi Ltd | 計算機システム |
JPH05224950A (ja) * | 1992-02-17 | 1993-09-03 | Hitachi Ltd | デバッグ用割込み発生回路 |
JP2005317023A (ja) * | 2004-04-30 | 2005-11-10 | Arm Ltd | データ処理装置のブレークポイント論理ユニット、デバッグ論理、およびブレークポイントの方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09218801A (ja) * | 1995-08-30 | 1997-08-19 | Motorola Inc | データプロセッサ |
US6427162B1 (en) * | 1996-05-02 | 2002-07-30 | Sun Microsystems, Inc. | Separate code and data contexts: an architectural approach to virtual text sharing |
US5812830A (en) * | 1996-11-14 | 1998-09-22 | Hewlett-Packard Company | Debug system with raw mode trigger capability |
GB9704068D0 (en) * | 1997-02-27 | 1997-04-16 | Sgs Thomson Microelectronics | Trigger sequencing controller |
US6633838B1 (en) * | 1999-11-04 | 2003-10-14 | International Business Machines Corporation | Multi-state logic analyzer integral to a microprocessor |
WO2001071502A1 (en) * | 2000-03-23 | 2001-09-27 | Sun Microsystems, Inc. | Method of and system for testing software in computers |
US7093236B2 (en) * | 2001-02-01 | 2006-08-15 | Arm Limited | Tracing out-of-order data |
US6883162B2 (en) * | 2001-06-06 | 2005-04-19 | Sun Microsystems, Inc. | Annotations for transaction tracing |
US6857084B1 (en) * | 2001-08-06 | 2005-02-15 | Lsi Logic Corporation | Multiprocessor system and method for simultaneously placing all processors into debug mode |
US6862694B1 (en) * | 2001-10-05 | 2005-03-01 | Hewlett-Packard Development Company, L.P. | System and method for setting and executing breakpoints |
GB2383437B (en) * | 2001-12-20 | 2004-02-04 | Sun Microsystems Inc | System trace unit |
US7010672B2 (en) * | 2002-12-11 | 2006-03-07 | Infineon Technologies Ag | Digital processor with programmable breakpoint/watchpoint trigger generation circuit |
US7644312B2 (en) * | 2002-12-31 | 2010-01-05 | International Business Machines Corporation | Virtual machine monitoring for application operation diagnostics |
US7111146B1 (en) * | 2003-06-27 | 2006-09-19 | Transmeta Corporation | Method and system for providing hardware support for memory protection and virtual memory address translation for a virtual machine |
JP2006092029A (ja) * | 2004-09-21 | 2006-04-06 | Fujitsu Ltd | マイクロコンピュータ及びトレース制御方法 |
US7711914B2 (en) * | 2005-06-28 | 2010-05-04 | Hewlett-Packard Development Company, L.P. | Debugging using virtual watchpoints |
US7332929B1 (en) * | 2006-03-03 | 2008-02-19 | Azul Systems, Inc. | Wide-scan on-chip logic analyzer with global trigger and interleaved SRAM capture buffers |
GB2443277B (en) * | 2006-10-24 | 2011-05-18 | Advanced Risc Mach Ltd | Performing diagnostics operations upon an asymmetric multiprocessor apparatus |
US8032741B2 (en) * | 2007-08-22 | 2011-10-04 | Intel Corporation | Method and apparatus for virtualization of a multi-context hardware trusted platform module (TPM) |
GB2456813B (en) * | 2008-01-24 | 2012-03-07 | Advanced Risc Mach Ltd | Diagnostic context construction and comparison |
-
2008
- 2008-01-24 GB GB0801338.5A patent/GB2456813B/en active Active
- 2008-12-30 US US12/318,442 patent/US8250411B2/en active Active
-
2009
- 2009-01-09 JP JP2009004051A patent/JP5430153B2/ja active Active
- 2009-01-23 CN CN200910006113.1A patent/CN101493792B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03217949A (ja) * | 1990-01-23 | 1991-09-25 | Hitachi Ltd | 計算機システム |
JPH05224950A (ja) * | 1992-02-17 | 1993-09-03 | Hitachi Ltd | デバッグ用割込み発生回路 |
JP2005317023A (ja) * | 2004-04-30 | 2005-11-10 | Arm Ltd | データ処理装置のブレークポイント論理ユニット、デバッグ論理、およびブレークポイントの方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9448910B2 (en) | 2013-03-29 | 2016-09-20 | International Business Machines Corporation | Computer-implemented method, program, and tracer node for obtaining trace data relating to particular virtual machine |
US9632725B2 (en) | 2013-03-29 | 2017-04-25 | International Business Machines Corporation | Computer-implemented method, program, and tracer node for obtaining trace data relating to particular virtual machine |
JP2017539001A (ja) * | 2014-11-13 | 2017-12-28 | エイアールエム リミテッド | コンテキスト依存のバリア命令の実行 |
US10503512B2 (en) | 2014-11-13 | 2019-12-10 | Arm Limited | Context sensitive barriers with an implicit access ordering constraint for a victim context |
JP2018527657A (ja) * | 2015-07-31 | 2018-09-20 | エイアールエム リミテッド | 条件付きロードの抑制 |
JP2022523787A (ja) * | 2019-03-08 | 2022-04-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | セキュア仮想マシン環境におけるストレージ保護ハードウェアのテスト方法、システム、プログラム |
JP7373578B2 (ja) | 2019-03-08 | 2023-11-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | セキュア仮想マシン環境におけるストレージ保護ハードウェアのテスト方法、システム、プログラム |
Also Published As
Publication number | Publication date |
---|---|
CN101493792B (zh) | 2013-12-18 |
JP5430153B2 (ja) | 2014-02-26 |
GB2456813A (en) | 2009-07-29 |
GB2456813B (en) | 2012-03-07 |
GB0801338D0 (en) | 2008-03-05 |
CN101493792A (zh) | 2009-07-29 |
US20090193297A1 (en) | 2009-07-30 |
US8250411B2 (en) | 2012-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5430153B2 (ja) | 診断コンテキストの構成および比較 | |
TWI464576B (zh) | 使用除錯指令之方法、裝置及控制處理器之除錯行為之方法 | |
US20050257089A1 (en) | Breakpoint logic unit, debug logic and breakpoint method for a data processing apparatus | |
US10514929B2 (en) | Computer instruction processing method, coprocessor, and system | |
US5564041A (en) | Microprocessor for inserting a bus cycle in an instruction set to output an internal information for an emulation | |
US20020147965A1 (en) | Tracing out-of-order data | |
US20090217095A1 (en) | Means and method for debugging | |
JP5449472B2 (ja) | スレッド間同期通信のための装置、システム、および、その方法 | |
US7010672B2 (en) | Digital processor with programmable breakpoint/watchpoint trigger generation circuit | |
US7689815B2 (en) | Debug instruction for use in a data processing system | |
JP2014182562A (ja) | 情報処理装置およびデバッグ方法 | |
TW201009574A (en) | Debug instruction for use in a multi-threaded data processing system | |
CN107436752B (zh) | 异常现场恢复方法、装置及计算机可读存储介质 | |
JP2011513834A (ja) | デバッグ資源を共有する方法及び装置 | |
JP6846405B2 (ja) | 条件付きロードの抑制 | |
JP4965638B2 (ja) | タスクの切り換えを制御するシステムおよび方法 | |
WO2017202083A1 (zh) | 微码调试方法及单板 | |
KR20140099255A (ko) | 레지스터 리네이밍 데이터 처리장치 및 레지스터 리네이밍 실행방법 | |
US10642710B2 (en) | Apparatus and method for generating and processing a trace stream indicative of execution of predicated vector memory access instructions by processing circuitry | |
JP2000353092A (ja) | 情報処理装置及びそのレジスタファイル切替方法 | |
JP2010015364A (ja) | マルチプロセッサシステム及び情報処理装置 | |
JP2019526108A (ja) | 診断データキャプチャ | |
GR20180200009U (el) | Μια διαταξη εκτελεσης ομαδων νηματων | |
JP2006268518A (ja) | 情報処理装置 | |
JP2006277429A (ja) | バイパス経路を利用した命令の動的変更方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5430153 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |