JPS6383996A - 多段シフトレジスタ - Google Patents
多段シフトレジスタInfo
- Publication number
- JPS6383996A JPS6383996A JP61227705A JP22770586A JPS6383996A JP S6383996 A JPS6383996 A JP S6383996A JP 61227705 A JP61227705 A JP 61227705A JP 22770586 A JP22770586 A JP 22770586A JP S6383996 A JPS6383996 A JP S6383996A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- output
- stage
- clock signal
- stage shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002401 inhibitory effect Effects 0.000 claims abstract 2
- 238000010586 diagram Methods 0.000 description 9
- 238000010276 construction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Shift Register Type Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多段シフトレジスタの間欠駆動方式に関する。
一般に多段シフトレジスタにおいては、データを転送す
る単位時間をつくるためのクロック信号を必要とする。
る単位時間をつくるためのクロック信号を必要とする。
しかし、データ転送が行われていない期間はクロック信
号を必要としないため、消費電力を低減するために従来
は、第1図に示すような回路構成によりデータ転送が行
われている期間を検出し、該シフトレジスタへのクロッ
ク信号の供給を制唾していた。第1図における各箇所の
波形を示したのが第3図である。
号を必要としないため、消費電力を低減するために従来
は、第1図に示すような回路構成によりデータ転送が行
われている期間を検出し、該シフトレジスタへのクロッ
ク信号の供給を制唾していた。第1図における各箇所の
波形を示したのが第3図である。
以下で、タイムチャート図での数字は各回路図での数字
で、指定される各部の波形を示す。
で、指定される各部の波形を示す。
第1図において、N段シフトレジスタ1に第3図302
の波形をもつデータ信号が入力するとN進カウンタ2が
リセットされ、クリップフロッグ3がセットされる。第
6図301の波形のクロック信号によりN進カウンタ2
がクロック501をN個計数して、N段のデータ転送の
終了を認識するとN進カウンタ2は第3図503の波形
を出力するので7リツプ70ツグ3の出力波形は第5図
304になる。選択ゲート4は第3図304が「1」な
らばN段シフトレジスタ2に第3図303の波形をもつ
クロック信号を供給し、「0」ならばその供給を禁止す
るため、8段シフトレジスタには第3図505の波形が
クロック信号として供給されることになる。このような
構成で、シフトレジスタを間欠駆動して低パワー化を図
っていた〔発明が解決しようとする問題点〕 しかし、前述の従来技術では、 1)N段のデータ転送の終了を認識するためのN段カウ
ンタを髪する。
の波形をもつデータ信号が入力するとN進カウンタ2が
リセットされ、クリップフロッグ3がセットされる。第
6図301の波形のクロック信号によりN進カウンタ2
がクロック501をN個計数して、N段のデータ転送の
終了を認識するとN進カウンタ2は第3図503の波形
を出力するので7リツプ70ツグ3の出力波形は第5図
304になる。選択ゲート4は第3図304が「1」な
らばN段シフトレジスタ2に第3図303の波形をもつ
クロック信号を供給し、「0」ならばその供給を禁止す
るため、8段シフトレジスタには第3図505の波形が
クロック信号として供給されることになる。このような
構成で、シフトレジスタを間欠駆動して低パワー化を図
っていた〔発明が解決しようとする問題点〕 しかし、前述の従来技術では、 1)N段のデータ転送の終了を認識するためのN段カウ
ンタを髪する。
11)N段カウンタ2の内部はクリップフロッグと縦続
接続しであるため、8段シフトレジスタ1の最終段から
のデータ信号の出力と、N進カウンタ2でのクロツク5
01N個計数は同時でなければならないが、その位相合
わせはかなり離しかったそこで、本発明はこのような問
題9点を解決するためのもので、その目的とするところ
は、従来よりも簡単な構造で前述の問題点を解決し、多
段シフトレジスタへのクロック信号の供給を制御し、間
欠駆動するものである。
接続しであるため、8段シフトレジスタ1の最終段から
のデータ信号の出力と、N進カウンタ2でのクロツク5
01N個計数は同時でなければならないが、その位相合
わせはかなり離しかったそこで、本発明はこのような問
題9点を解決するためのもので、その目的とするところ
は、従来よりも簡単な構造で前述の問題点を解決し、多
段シフトレジスタへのクロック信号の供給を制御し、間
欠駆動するものである。
本発明の多段シフトレジスタは、
α)データ信号を順次転送する8段シフトレジスタ、
b)初段のシフトデータの前縁で出力が「1」に設定さ
れ、最終段のシフトデータの後絶て出力が「0」に設定
されるクリップフロッグ、C)該7リツグ70ツグの出
力が「1」でクロック信号を該シフトレジスタに供給し
、「0」でクロック信号を該シフトレジスタに供給を禁
止する選択ゲートを備えたことを特徴とする。
れ、最終段のシフトデータの後絶て出力が「0」に設定
されるクリップフロッグ、C)該7リツグ70ツグの出
力が「1」でクロック信号を該シフトレジスタに供給し
、「0」でクロック信号を該シフトレジスタに供給を禁
止する選択ゲートを備えたことを特徴とする。
以下、本発明について実施例に基づいて詳細に説明する
。
。
第2図は、不発明の多段シフトレジスタの論理回路図で
あり、第2図における各箇所の波形を示したのが第4図
である。
あり、第2図における各箇所の波形を示したのが第4図
である。
第2図−において、8段シフトレジスタ5に第4図40
2の波形をもつデータ信号が入力すると、クリップフロ
ッグ6がセットされる。8段シフトレジスタ5からの最
終段の出力の立下りによりフリップフロッグ6の出力は
「0」になるため、スリップ70ツ16の出力は第4図
404に示すように8段シフトレジスタ5への入力の立
上りから8段シフトレジスタ5の最終段出力の立下りま
で「1」を保持することになる。
2の波形をもつデータ信号が入力すると、クリップフロ
ッグ6がセットされる。8段シフトレジスタ5からの最
終段の出力の立下りによりフリップフロッグ6の出力は
「0」になるため、スリップ70ツ16の出力は第4図
404に示すように8段シフトレジスタ5への入力の立
上りから8段シフトレジスタ5の最終段出力の立下りま
で「1」を保持することになる。
選択ゲート7は、第4図404が「1」のとき第4図4
01のクロック信号を8段シフトレジスタ5に供給し、
第4図404が「0」のとき、その供給を禁止するので
、8段シフトレジスタ5にはクロック信号として第4図
405が供給されることになる。
01のクロック信号を8段シフトレジスタ5に供給し、
第4図404が「0」のとき、その供給を禁止するので
、8段シフトレジスタ5にはクロック信号として第4図
405が供給されることになる。
上記の回路構成をもつ多段シフトレジスタを内蔵した工
Cを第5図に示すように縦続接続した場合、シフトレジ
スタ内蔵工C8に第6図602のデータ信号を入力する
と、シフトレジスタ内蔵工C8からは最終段シフトレジ
スタからの出力である第6図605が出力される。シフ
トレジスタ内蔵工C9では、第6図603を入力とし、
最終段シフトレジスタからの出力である第6図604を
出力するため、工C内部ではシフトレジスタ内蔵工C8
では第6図605が、シフトレジスタ内蔵工09では第
6図606がクロック信号としてシフトレジスタに供給
されることになる。
Cを第5図に示すように縦続接続した場合、シフトレジ
スタ内蔵工C8に第6図602のデータ信号を入力する
と、シフトレジスタ内蔵工C8からは最終段シフトレジ
スタからの出力である第6図605が出力される。シフ
トレジスタ内蔵工C9では、第6図603を入力とし、
最終段シフトレジスタからの出力である第6図604を
出力するため、工C内部ではシフトレジスタ内蔵工C8
では第6図605が、シフトレジスタ内蔵工09では第
6図606がクロック信号としてシフトレジスタに供給
されることになる。
以上述べたように、本発明は多段シフトレジスタにおい
て、初段にデータ信号が入力すると該シフトレジスタに
クロック信号を供給し、最終段のデータ信号が出力され
ると該シフトレジスタへのクロック信号の供給を禁止す
る機能を第2図の構成で実現したため、データ転送の終
了を認識するカウンタを必要とせず、そのため従来困難
であったカウンタと第3図301のクロック信号との位
相合わせも不必斐になり、又、回路構成もすい分簡単に
できる。
て、初段にデータ信号が入力すると該シフトレジスタに
クロック信号を供給し、最終段のデータ信号が出力され
ると該シフトレジスタへのクロック信号の供給を禁止す
る機能を第2図の構成で実現したため、データ転送の終
了を認識するカウンタを必要とせず、そのため従来困難
であったカウンタと第3図301のクロック信号との位
相合わせも不必斐になり、又、回路構成もすい分簡単に
できる。
又、第5図に示すような構成で、シフトレジスタ内蔵X
Cを縦続接続した場合、チップイネーブル信号°等と呼
称されているクロック供給制御用の信号を外部より加え
なくても名工Cに同じクロック信号を供給してやると、
自動的に工C内部でシフトレジスタへのクロック信号供
給を制御するため消費電力を低減でき、極めて便利であ
る。
Cを縦続接続した場合、チップイネーブル信号°等と呼
称されているクロック供給制御用の信号を外部より加え
なくても名工Cに同じクロック信号を供給してやると、
自動的に工C内部でシフトレジスタへのクロック信号供
給を制御するため消費電力を低減でき、極めて便利であ
る。
第1図は、シフトレジスタへのクロック信号の供給を制
御できる多段シフトレジスタの従来の回路構成図。 第2図は、シフトレジスタへのクロック信号の供給を制
御できる多段シフトレジスタの杢発明の回路構成図。 第3図は、第1図の各箇所におけるタイミング図。 第4図は、第2図の各箇所におけるタイミング図。 第5図は、シフトレジスタ内蔵工aを縦続接続した場合
の回路構成図。 第6図は、第5図の各箇所におけるタイミングチャート
図である。 1・・・・・・・・・N段シフトレジスタ2・・・・・
・・・・カウンタ 3・・・・・・・・・セット機能付きフリップ70ツブ
4・・・・・・・・・ANDゲート 5・・・・・・・・・N段シフトレジスタ6・・・・・
・・・・セット機能付き7リツグ70ツグ7・・・・・
・・・・ANDゲート 8・・・・・・・・・シフトレジスタ内蔵工C9・・・
・・・…シフトレジスタ内蔵工C以上′ 出願人 セイコーエプソン株式会社 第2図
御できる多段シフトレジスタの従来の回路構成図。 第2図は、シフトレジスタへのクロック信号の供給を制
御できる多段シフトレジスタの杢発明の回路構成図。 第3図は、第1図の各箇所におけるタイミング図。 第4図は、第2図の各箇所におけるタイミング図。 第5図は、シフトレジスタ内蔵工aを縦続接続した場合
の回路構成図。 第6図は、第5図の各箇所におけるタイミングチャート
図である。 1・・・・・・・・・N段シフトレジスタ2・・・・・
・・・・カウンタ 3・・・・・・・・・セット機能付きフリップ70ツブ
4・・・・・・・・・ANDゲート 5・・・・・・・・・N段シフトレジスタ6・・・・・
・・・・セット機能付き7リツグ70ツグ7・・・・・
・・・・ANDゲート 8・・・・・・・・・シフトレジスタ内蔵工C9・・・
・・・…シフトレジスタ内蔵工C以上′ 出願人 セイコーエプソン株式会社 第2図
Claims (2)
- (1)a)多段シフトレジスタにおいて、データ信号の
入力を検出して、クロック信号の該多段シフトレジスタ
への供給を解除する手段と、 b)該シフトレジスタの最終段からのデータ信号を検出
して、クロック信号の該シフトレジスタへの供給を禁止
する手段から構成されることを特徴とする多段シフトレ
ジスタ。 - (2)a)入力を検出するとセットされ、最終段からの
データ信号を検出するとリセットされるフリップフロッ
プを有し、 b)このフリップフロップの出力により、クロック信号
の供給を禁止、又は解除するゲートにより構成され、ゲ
ートの出力が該シフトレジスタに接続されていることを
特徴とする、特許請求の範囲第一項記載の多段シフトレ
ジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61227705A JPS6383996A (ja) | 1986-09-26 | 1986-09-26 | 多段シフトレジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61227705A JPS6383996A (ja) | 1986-09-26 | 1986-09-26 | 多段シフトレジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6383996A true JPS6383996A (ja) | 1988-04-14 |
Family
ID=16865056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61227705A Pending JPS6383996A (ja) | 1986-09-26 | 1986-09-26 | 多段シフトレジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6383996A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5969793A (ja) * | 1982-10-15 | 1984-04-20 | 株式会社日立製作所 | マトリクスパネル駆動装置 |
-
1986
- 1986-09-26 JP JP61227705A patent/JPS6383996A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5969793A (ja) * | 1982-10-15 | 1984-04-20 | 株式会社日立製作所 | マトリクスパネル駆動装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1494155A (en) | Signal processing circuit | |
JPS647252A (en) | Array processing system | |
EP1026692A3 (en) | Data output buffers in semiconductor memory devices | |
JP2695535B2 (ja) | タイマ入力制御回路及びカウンタ制御回路 | |
JPS6457822A (en) | Semiconductor integrated circuit | |
JPS6383996A (ja) | 多段シフトレジスタ | |
JPS63167544A (ja) | 直列データバス用のデータバスシステム | |
JPH03248122A (ja) | 駆動装置 | |
US7272069B2 (en) | Multiple-clock controlled logic signal generating circuit | |
JPH11249615A (ja) | データ入力回路及び駆動装置 | |
JPH0729506Y2 (ja) | シフト方式のパターン発生部をもつicテスタ | |
JPS57116432A (en) | Synchronous counter | |
EP0351959A3 (en) | Multi-channel controller | |
SU824191A1 (ru) | Устройство дл задержки сигналов | |
JP4221239B2 (ja) | クロック配線駆動回路 | |
JPH05128889A (ja) | シフトレジスタ | |
SU1005310A1 (ru) | Распределитель | |
JPS6431252A (en) | Data bus width transformer | |
SU1254496A1 (ru) | Устройство дл ввода стартовой информации | |
KR100622943B1 (ko) | 자동적으로 타이밍 스펙 제어가 가능한 컨트롤러 및 그타이밍 스펙 제어방법 | |
JPH04178701A (ja) | パワーmos・ic | |
KR900007166B1 (ko) | 서브-코드 데이터 독출회로 | |
SU1587551A1 (ru) | Фотоэлектрическое считывающее устройство | |
SU1325454A1 (ru) | Многоканальное устройство дл сдвига во времени совпадающих импульсов | |
JPS61233404A (ja) | デ−タ書込補償回路 |