JPS6378594A - ハイブリツド集積回路装置の製造方法 - Google Patents

ハイブリツド集積回路装置の製造方法

Info

Publication number
JPS6378594A
JPS6378594A JP22295686A JP22295686A JPS6378594A JP S6378594 A JPS6378594 A JP S6378594A JP 22295686 A JP22295686 A JP 22295686A JP 22295686 A JP22295686 A JP 22295686A JP S6378594 A JPS6378594 A JP S6378594A
Authority
JP
Japan
Prior art keywords
integrated circuit
wiring
terminal pins
printed wiring
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22295686A
Other languages
English (en)
Other versions
JPH0831687B2 (ja
Inventor
豊福 憲治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61222956A priority Critical patent/JPH0831687B2/ja
Publication of JPS6378594A publication Critical patent/JPS6378594A/ja
Publication of JPH0831687B2 publication Critical patent/JPH0831687B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、印刷配線基板に集積回路素子を含む複数の回
路素子及び複数の端子ピンが取り付けられて成り、複数
の端子ピンによって別の印刷配線基板に取り付けられて
用いられるハイブリッド集積回路装置の製造方法に関す
る。
(発明の概要) 本発明は、比較的小規模な印刷配線基板に集積回路素子
を含む複数の回路素子及び複数の端子ピンが取り付けら
れて形成されるハイブリッド集積回路装置の製造方法に
おいて、少なくとも1個の集積回路素子が配されるもの
とされ、複数の回路素子用の平面配線部と複数の端子ピ
ン用のスルーホール形配線部とが設けられた印刷配線基
板を用意し、平面配線部及びスルーホール形配線部の夫
々に半田印刷を行った後、平面配線部及びスルーホール
形配線部に複数の回路素子及び複数の端子ピンを夫々装
着し、平面配線部及びスルーホール形配線部に印刷され
た半田を溶解させて、印刷配線基板に対する複数の回路
素子及び複数の端子ピンの取付けをなすようにすること
により、複数の端子ピンのスルーホール形配線部への半
田付けを、複数の回路素子の平面配線部への半田付けと
同一の工程で行うことができ、製造工程及び製造設備の
簡易化を図れるようにしたものである。
(従来の技術) 各種の電子機器にあっては、各印刷配線基板におけるそ
れに取り付けられる回路素子の高密度化に伴い、比較的
小規模な印刷配線基板に集積回路素子を含む複数の回路
素子が取り付けられるとともに複数の端子ピンが取り付
けられて成り、その複数の端子ピンによって、例えばマ
ザー基板と称される、別の大規模な印刷配線基板に取り
付けられる、ハイブリッド集積回路装置が用いられるこ
とが多くなっている。
このようなハイブリッド集積回路装置としては、例えば
、第5図に示される如くのものが従来提案されている。
このハイブリッド集積回路装置においては、印刷配線基
板11上に形成された回路素子配置領域12に、集積回
路素子と抵抗素子や容量素子等とを含む複数の回路素子
14が取り付けられ、さらに、印刷配線基板11の側縁
部分に配列形成された複数の端子ピン用配線部15の夫
々に、端子ピン16が取り付けられている。回路素子配
置領域12における複数の回路素子14の取付けは、複
数の回路素子14が回路素子配置領域12内に設けられ
た回路素子用配線部に半田付けされることによりなされ
る。また、例えば、実開昭59−135667号公報に
記載されている如くに、複数の端子ピン16の夫々は、
一端側がクリップ部16aを形成するものとされており
、そのクリップ部16aによって端子ピン用配線部15
が配された印刷配線基板11の側縁部分を挾み込む状態
とされたもとで、クリップ部16が端子ピン用配線部1
5に半田付けされる。
そして、このようなハイブリッド集積回路装置の製造は
、次に述べられる如くにして行われる。
先ず、回路素子用配線部が配された回路素子配置領域1
2が形成されるとともに複数の端子ピン用配線部15が
配列形成された印刷配線基板11が用意される。この印
刷基板11は、例えば、その複数個が分離可能に連結さ
れた基板群を形成する形態をとるものとされる。次に、
基板群を形成する複数の印刷配線基板11の各々に対し
て、その複数の回路素子用配線部の夫々に対して半田印
刷が行われ、半田が印刷された回路素子用配線部の各々
に対応する集積回路素子と他の素子とを含む複数の回路
素子14が装着される。そして、複数の回路素子14が
装着された回路素子用配線部に印刷された半田が溶解せ
しめられ、それによって、複数の回路素子14が各回路
素子用配線部に半田付けされる。
続いて、基板分割が行われて、複数の回路素子14の半
田付けがなされた各印刷配線基板11が基板群を形成す
る状態から個々に分離される。そして、個々に分離され
た印刷配線基板11の夫kについて、複数の端子ピン1
6が、それらのクリップ部16aが端子ピン用配線部1
5が配列形成された印刷配線基板の側縁部分を挾み込む
状態をもって、印刷配線基Fi11に係合せしめられ、
各端子ピン16が対応する端子ピン用配線部15に個々
に接触するものとされる。次に、端子ピン16が係合せ
しめられた印刷配線基板11が、半田ディッピングに供
され、第6図に示される如く、端子ピン16が、そのク
リ・ノブ部16aが対応する端子ピン用配線部15に半
田17による半田付けがなされて印刷配線基板11に取
り付けられる。
(発明が解決しようとする問題点) 上述の如くの製造方法のもとにハイブリッド集積回路装
置が得られるにあたっては、印刷配線基板11に対する
、集積回路素子と他の素子とを含む複数の回路素子14
の半田付けと複数の端子ピン16の半田付けとが、別個
の工程で行われる。
即ち、例えば、複数の印刷配線基板11が分^1(可能
に連結されて基板群を形成するもとで、各印刷配線基板
11に複数の回路素子14が半田付けされ、その後、基
板分割が行われて各印刷配線基板11が個々に分離され
たもとで、夫々の印刷配線基板11に端子ピン16が半
田ディッピングの手法をもって半田付けされる。そのた
め、印刷配線基板11に対する端子ピン16の半田付は
専用の゛工程が必要とされ、印刷配線基板11に対する
複数の回路素子14の装着及び端子ピン16の装着も別
個に行われることになって、全体の工程数が多くなって
しまい、しかも、半田ディッピング装置等を含む比較的
大川りな半田付は設備が必要とされるという不都合があ
る。また、その結果、ハイブリッド集積回路装置を安価
に供給することが困難とされることになってしまう。
斯かる点に鑑み、本発明は、印刷配線基板に集積回路素
子を含む複数の回路素子が取り付けられるとともに複数
の端子ピンが取り付けられて構成されるハイブリッド集
積回路装置を、半田ディッピング装置等を必要としない
比較的筒車な半田付は設備を伴うものとされる、簡略化
された製造工程をもって得ることができ、それにより、
ハイブリッド集積回路装置を安価に供給することができ
るハイブリッド集積回路装置の製造方法を提供すること
を目的とする。
(問題点を解決するための手段) 上述の目的を達成すべく、本発明に係るハイブリッド集
積回路装置の製造方法は、少なくとも1個の集積回路素
子が配されるものとされ、複数の回路素子が取り付けら
れるべき平面配線部と複数の端子ピンが取り付けられる
べきスルーホール形配線部とが設けられた印刷配線基板
を用意して、その印刷配線基板の平面配線部及びスルー
ホール形配線部の夫々に半田印刷を行い、半田が印刷さ
れた平面配線部及びスルーホール形配線部に複数の回路
素子及び複数の端子ピンを夫々装着し、その後、平面配
線部及びスルーホール形配線部に印刷された半田を溶解
させて、平面配線部に回路素子を半田付けするとともに
スルーホール形配線部に端子ピンを半田付けするという
工程を含むものとされる。
(作 用) このような本発明に係るハイブリッド集積回路装置の製
造方法によれば、少なくとも1個の集積回路素子が配さ
れる印刷配線基板に設けられたスルーホール形配線部に
対する複数の端子ピンの半田付けが、同じく印刷配線基
板に設けられた平面配線部に対する複数の回路素子の半
田付けと同一の工程で行われる。従って、印刷配線基板
に対する端子ピンの半田付は専用の工程及びそのための
専用半田付は装置が不要とされ、半田ディッピング装置
等を必要としない比較的筒車な半田付は設備を伴うもの
とされる、簡略化された製造工程をもって、ハイブリッ
ド集積回路装置が得られることになる。そして、その結
果、ハイブリッド集積回路装置が安価に供給され得るも
のとなされる。
(実施例) 以下、本発明に係るハイブリッド集積回路装置の製造方
法の一例を、図面の第1図、第2図及び第3図を参照し
て説明する。
この例においては、第2図に示される如くの、複数個の
印刷配線基板21が接続部22を介して容易に相互分離
し得る状態で連結せしめられて形成された基板群20を
用意する。この基板群20を形成する複数個の印刷配線
基板21の夫々は、一方の面上に回路素子配置領域23
が形成されており、また、その対向側縁部分の夫々に沿
って、複数の端子ピンが取り付けられるべきスルーホー
ル形配線部24が配列形成されたものとされる。
回路素子配置領域23内には、第1図に示される如くに
、複数の回路素子が取り付けられるべき複数の平面配線
部25が形成されている。また、この例においては、第
1図に示される如く、各印刷配線基板21における回路
素子配置領域23が形成された面とは反対側の面上に、
集積回路素子30が予め取り付けられている。
そして、先ず、このような基板群2oを形成する複数個
の印刷配線基板2工の各々に対して、第1図Aに示され
る如く、その回路素子配置領域23内に配された複数の
平面配線部25の夫々、及び、複数のスルーホール形配
線部24の夫々の上に半田26の層が形成されることに
なる、平面配線部25及びスルーホール形配線部24に
対する半田印刷を行う。
次に、第1図Bに示される如く、半田印刷がなされて半
田26の層が形成された平面配線部25の各々に、対応
する回路素子27を装着し、また、それとともに、同じ
く半田印刷がなされて半田26の層が形成されたスルー
ホール形配線部24の各々に、端子ピン28を装着する
。その際、各回路素子27の電極部27aが平面配線部
25に当接するようになす。また、端子ピン28は、例
えば、第3図に示される如く、金属板状体から所定の形
状をもって打ち抜かれて形成されたものとなされ、その
一端部28aがスルーホール形配線部24におけるスル
ーホール内に挿入されるとともに、ストッパ28bがス
ルーホール形配線部24上の半tE26の層に当接する
ものとされて、各スルーホール形配線部24において立
設せしめられる。
続いて、第1図Cに示される如く、回路素子27が装着
された平面配線部25に印刷された半田26、及び、端
子ピン28が立設せしめられたスルーホール形配線部2
4に印刷された半田26を溶解させる。それにより、複
数の回路素子27が各平面配線部25に半田付けされる
とともに、複数の端子ピン28が各スルーホール形配線
部24に半田付けされる。
このようにして、各印刷配線基板21に対する複数の回
路素子27の取付け、及び、複数の端子ピン28の取付
けがなされた後、基板群20の分割を行い、各印刷配線
基板21を個々に分層する。
以上により、第4図に示される如くの、印刷配線基板2
1に対し、その回路素子配置領域23が形成された面上
に複数の回路素子27 (第4図には現れていない)が
、また、回路素子配置領域23が形成された面とは反対
側の面上に集積回路素子30が取り付けられ、さらに、
対向側縁部分に配列形成されたスルーホール形配線部2
4に複数の端子ピン28が取り付けられて形成される、
ハイブリッド集積回路装置が得られる。従って、この場
合、印刷配線基板21に対する端子ピン28の半田付け
を専用工程を設けることなく行って、ハイブリッド集積
回路装置を得ることができるとになり、製造工程及び製
造設備の簡略化が図られる。
(発明の効果) 以上の説明から明らかな如く、本発明に係るハイブリッ
ド集積回路装置の製造方法によれば、少なくとも1個の
集積回路素子が配される印刷配線基板に対する複数の端
子ピンの半田付けを、印刷配線基板に対する複数の回路
素子の半田付けと同一の工程で行うことができる。従っ
て、印刷配線基板に対する端子ピンの半田付は専用の工
程及びそのための専用半田付は装置を設ける必要がなく
、半田ディッピング装置等を必要としない比較的簡単な
半田付は設備を伴うものとされる、簡略化された製造工
程をもって、ハイブリッド集積回路装置を得ることがで
きる。そして、その結果、ハイブリッド集積回路装置を
安価に供給できることになる。
【図面の簡単な説明】
第1図A、B及びCは本発明に係るハイブリッド集積回
路装置の製造方法の一例の説明に供される工程図、第2
図は本発明に係るハイブリッド集積回路装置の製造方法
の一例の実施に用いられる基板群を示す斜視図、際3図
は本発明に係るハイブリッド集積回路装置の製造方法の
一例の実施に用いられる端子ピンを示す斜視図、第4図
は本発明に係るハイブリッド集積回路装置の製造方法の
一例により得られるパイプリッド集積回路装置の一例を
示す部分斜視図、第5図は従来1aEEされているハイ
ブリッド集積回路装置を示す部分斜視図、第6図は第5
図に示されるハイブリッド集積回路装置に用いられた端
子ピンを示す断面図である。 図中、21は印刷配線基板、24はスルーホール形配線
部、25は平面配線部、26は半田、27は回路素子、
28は端子ピン、30は集積回路素子である。 第1図 端子ピン 第3図 ハイブリッド集積回路装置 第4図

Claims (1)

  1. 【特許請求の範囲】  少なくとも1個の集積回路素子が配されるものとされ
    、複数の回路素子が取り付けられるべき平面配線部と複
    数の端子ピンが取り付けられるべきスルーホール形配線
    部とが設けられた印刷配線基板における、上記平面配線
    部及びスルーホール形配線部の夫々に半田印刷を行う工
    程と、 半田印刷が行われた上記平面配線部及びスルーホール形
    配線部に複数の回路素子及び複数の端子ピンを夫々装着
    する工程と、 複数の回路素子及び複数の端子ピンが夫々装着された上
    記平面配線部及びスルーホール形配線部に印刷された半
    田を溶解させ、上記平面配線部に上記回路素子を半田付
    けするとともに上記スルーホール形配線部に上記端子ピ
    ンを半田付けする工程と、 を含むものとされたハイブリッド集積回路装置の製造方
    法。
JP61222956A 1986-09-20 1986-09-20 ハイブリツド集積回路装置の製造方法 Expired - Fee Related JPH0831687B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61222956A JPH0831687B2 (ja) 1986-09-20 1986-09-20 ハイブリツド集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61222956A JPH0831687B2 (ja) 1986-09-20 1986-09-20 ハイブリツド集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6378594A true JPS6378594A (ja) 1988-04-08
JPH0831687B2 JPH0831687B2 (ja) 1996-03-27

Family

ID=16790512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61222956A Expired - Fee Related JPH0831687B2 (ja) 1986-09-20 1986-09-20 ハイブリツド集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0831687B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5957491A (ja) * 1982-09-27 1984-04-03 東芝ライテック株式会社 プリント基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5957491A (ja) * 1982-09-27 1984-04-03 東芝ライテック株式会社 プリント基板

Also Published As

Publication number Publication date
JPH0831687B2 (ja) 1996-03-27

Similar Documents

Publication Publication Date Title
US6246016B1 (en) Edge-mountable integrated circuit package and method of attaching the same to a printed wiring board
US4414741A (en) Process for interconnecting components on a PCB
JPH0732042B2 (ja) スルーホール接続形電子デバイスとその実装方法
JPH0793485B2 (ja) Icユニットの接続方法
JPS6378594A (ja) ハイブリツド集積回路装置の製造方法
JPH01143389A (ja) ハイブリッド集積回路装置
US4410574A (en) Printed circuit boards and methods for making same
JPH0227575Y2 (ja)
JP2542125Y2 (ja) 分割回路基板
JP3208606B2 (ja) ハイブリッドic基板の実装構造
JPH01120781A (ja) 多層配線基板モジュール
JPH0249741Y2 (ja)
JPS5939964U (ja) 配線板
JPS6230397A (ja) 印刷配線板の製造方法
JPS6244554Y2 (ja)
JPS6125239B2 (ja)
JPH0661413A (ja) ハイブリッドic用基板とこれを用いたハイブリッドicの製造方法
JPH0548239A (ja) 回路基板の形成方法
JPS5827388A (ja) 印刷配線基板
JPH02216891A (ja) 回路基板の接続方法
JPH062276Y2 (ja) 電子部品実装構造
JPS6225443A (ja) 混成集積回路装置
JPS62243393A (ja) プリント基板
JPH0250464A (ja) 格子配列形半導体素子パッケージ
JPS62199434A (ja) 積層板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees