JPS6376461A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6376461A
JPS6376461A JP21951986A JP21951986A JPS6376461A JP S6376461 A JPS6376461 A JP S6376461A JP 21951986 A JP21951986 A JP 21951986A JP 21951986 A JP21951986 A JP 21951986A JP S6376461 A JPS6376461 A JP S6376461A
Authority
JP
Japan
Prior art keywords
brazing material
substrate
pellet
brazing
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21951986A
Other languages
English (en)
Other versions
JPH07120731B2 (ja
Inventor
Akio Yasukawa
彰夫 保川
Shuroku Sakurada
桜田 修六
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61219519A priority Critical patent/JPH07120731B2/ja
Publication of JPS6376461A publication Critical patent/JPS6376461A/ja
Publication of JPH07120731B2 publication Critical patent/JPH07120731B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野」 本発明は、半導体装置に係り、−#に大口径のペレット
を有する半導体装置に好適な構造に関する。
〔従来の技術〕
従来の装置は、第2図に示すように、ペレット1と基板
3と、この両者を接合するろう材2を有して2!J、こ
れらを重ねて治具5の上にのせて、炉を通すことにより
、ろう材2を溶かして、第3図に示すように、ペレット
1と基板3を接合していた。
なお、この種の装置として関連するものには。
例えば特開昭60−4260号公報が挙げられる。
〔発明が解決しようとする問題点」 上記従来技術はペレットにそりがある場合のろう材層の
ボイド発生防止については考慮されておらず、条件にL
ってはボイドが発生する場合があるという問題があった
例えば、第2図に示すように、ペレット1が上に凸にそ
っている場合、基板3とろう材2とペレット1を重ねた
状態で、ペレット1の下にすきま6が生じるつこの状態
で炉を通すと、すきま6の中のガスが外へ逃げることが
できないため、第3図に示すようにボイド7が生じるこ
とになる。
ボイド7が発生すると、半導体装置の使用中にペレット
1で発生する熱がろう材2を通って基板3へ逃げにくく
なるため、ペレットの温度が上昇し、ペレットの電気的
特性が劣化したり、ペレットが破壊し九ルする場合もあ
る。
本発明の目的は、ペレットと基−板の接合層にボイドの
発生しないような、ペレットと基板の接合構造を得るこ
とにちる。
〔問題点を解決するための手段〕
上記目的は、基板KjiT通穴を形成し、ろう材をこの
貫通穴まで導入することによシ達成される。
〔作用〕
前記貫通穴により、ろう付時に接合層中に残存するガス
を外に逃がすとともに、溶融ろう材の一部をこの穴の中
に導き、この部分を最終凝固部とすることにより、ろう
材と基板との接置を強固にし、ろう材中の欠陥をこの部
分に集め、ボイド等の欠陥のない接合層の形成を可能と
する。
〔実施例〕 以下1本発明の一実施例を第1図、第4図及び第5図に
より説明する。
第1図に示すように一実施例は、べVット1と基板3を
ろう材2で接合した構造を採用しているのは従来の装置
と同じでおるが、本発明の本実施例では、基板3に貫通
穴4が形成されている点が異なっている。
このような構造を作成するとき、第4図に示すように、
ペレット1とろう材2と基板3を治具5の上に重ねた場
合に、ペレット1がそっており、基板3の下にす@t6
が生じたとしても、加熱し、ろう材が溶けた状態になれ
ば、すきま6の中のガスは1貫通穴4を通して逃げるた
め、ガスが接合層中に残存することが・よい。
ここで、すきま6は、ペレット1の中心付近に生じやす
いため、4板3のペレット1の中心と対応する位置に、
貫通穴4を設けることが有効である。また、ガスは上に
抜けやすいため、部品の重ね方としては、基板3がペレ
ット1より上になるように重ねた方が工り効果がるる。
また、ろう材2の初期厚さ1−、すきま6を満たすのに
十分なだけ厚くしておく必要がある。また、基板3の上
に2もりをのせる等の方法により、ペレットのそりをも
どす方法を併用することも効果がある。
さらに、本実施例では、溶融ろう材を貫通穴4の一部4
aまで入れ、この部分を最終凝固部としている。一般に
、最終凝固部には、凝固時のろう材の収縮等の影響によ
り、欠陥が生じやすい。本実施例では、最終凝固部を貫
通大中のろう材の部分とすることにより、接合層につい
ては、健全なろう材層を得ている。
貫通穴4の中のろう材は、接合層中のろう材より肉厚が
厚いため、最終凝固部となる傾向があるが、さらに貫通
穴4tべVット中心に対応する位置におくことにより、
さらに確実に最終凝固部とできる。
冷却により、溶融ろう材が凝固する過程を考えると、ろ
う材は周囲から熱をうばわれ、ペレット周辺に対応する
位置から凝固し、中央部が最後に凝固することになる。
したがって、前記貫通穴4を基板3のペレット1の中心
と対応する位置に設けることが、この貫通穴に導かnた
溶融ろう材を、最後に凝固させるために有効である、 ここで、溶融ろう材が貫通穴4に入りすざると、接置層
の厚さが薄くなりすぎる場合がある。ろう材層の厚さが
薄くなりすぎると、使用時等の熱応力がろう材層に集中
し、ろう材層の破壊を生じる場合があるため、ろう材ノ
ーの適正な厚さを保つことが重要でおる。
このためには1貫通穴4の中に、細い部分4bを設ける
ことにより、ろう材がこの細い部分4bに入り込みにく
くすることが有効である。
この場合1貫通穴の細い部分4bの内面にろう材にぬれ
にくい表面処理をするとさらに効果的である。この効果
は、一般に基板の表面に形成される、ろう材にぬれやす
いメタライズ層を貫通穴の部分4bではぶくことなどに
よっても達成できる。
〔発明の効果〕
本発明によれば、基板に形成した貫通穴により。
ろう付時に、接置ろう材層中に残存するガスを外へ逃が
すとともに、溶融ろう材の一部を穴の中に導き、この部
分を4に終凝固部とすることにより、ろう材中の欠陥を
この部分に集め、ボイド等の欠陥のない接合ろう材層の
形成を可能とするという効果がちる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す半導体装置の側面断面
図を示す。 第2図は従来の装置の組み立て時のろう付前の状態を示
す側面断面図であり、第3図は同じくろう付後の側面断
面図である。 第4図は本発明の一実施例の組み立て時のろう付前の状
態を示す側面1!fr面図であり、第5図は同じくろう
付後の側面、!if面図である。 1・・・半導体ペレット、2・・・ろう材、3・・・基
板、4Z 1  図 第 3 図 7氷4)S

Claims (1)

  1. 【特許請求の範囲】 1、ペレットと基板と両者を接合するろう材層を有する
    半導体装置において、基板に貫通穴を設け、この貫通穴
    にもろう材を導入したことを特徴とする半導体装置。 2、貫通穴が、ペレツトの中心に対応する位置にある特
    許請求の範囲第1項記載の半導体装置。 3、貫通穴に太い部分と細い部分がある特許請求の範囲
    第1項記載の半導体装置。
JP61219519A 1986-09-19 1986-09-19 半導体装置の製造方法 Expired - Lifetime JPH07120731B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61219519A JPH07120731B2 (ja) 1986-09-19 1986-09-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61219519A JPH07120731B2 (ja) 1986-09-19 1986-09-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6376461A true JPS6376461A (ja) 1988-04-06
JPH07120731B2 JPH07120731B2 (ja) 1995-12-20

Family

ID=16736740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61219519A Expired - Lifetime JPH07120731B2 (ja) 1986-09-19 1986-09-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07120731B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6708862B2 (en) 2001-08-01 2004-03-23 Fujitsu Ten Limited Die bonding apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5820536U (ja) * 1981-08-03 1983-02-08 三菱電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5820536U (ja) * 1981-08-03 1983-02-08 三菱電機株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6708862B2 (en) 2001-08-01 2004-03-23 Fujitsu Ten Limited Die bonding apparatus
US7308999B2 (en) 2001-08-01 2007-12-18 Fujitsu Ten Limited Die bonding apparatus

Also Published As

Publication number Publication date
JPH07120731B2 (ja) 1995-12-20

Similar Documents

Publication Publication Date Title
JP4281050B2 (ja) 半導体装置
JP5343334B2 (ja) 溶接構造体およびその製造方法
JPH0823002A (ja) 半導体装置及びその製造方法
JPS6376461A (ja) 半導体装置の製造方法
JPS6023906B2 (ja) 部品の半田付方法
JP5549678B2 (ja) 半導体装置およびその製造方法
JP3823974B2 (ja) 半導体装置の製造方法
JP2006332385A (ja) 半導体装置の実装方法および実装装置
JP2870506B2 (ja) バンプ付きワークの半田付け方法
JPH01244651A (ja) セラミックパッケージ型半導体装置
US3504411A (en) Process for producing an electrode tip
US11133241B2 (en) Semiconductor package with a cavity in a die pad for reducing voids in the solder
JPS63181455A (ja) Icパツケ−ジの封止方法
JPH0951049A (ja) はんだ付け方法
JPH05290646A (ja) 複合超電導導体
JPS6049559A (ja) 鉛蓄電池極板群の製造方法
JP2607103B2 (ja) 樹脂封止形共振子の空洞形成方法
JPS5914055Y2 (ja) エレクトロスラグ溶接用銅水冷タブ材
JPH05251578A (ja) 接合方法および接合装置
JPH07202449A (ja) セラミック配線基板の気密封止構造
JPH0645752A (ja) レーザ接合方法
JPS6224646A (ja) 半導体装置
JP2004265972A (ja) 半導体装置およびその製造方法
JPH08116003A (ja) フィンの製造方法
JP2547808B2 (ja) 磁気ヘッドチップの製造方法