JPS6370597A - 表面実装部品の半田接合方法 - Google Patents
表面実装部品の半田接合方法Info
- Publication number
- JPS6370597A JPS6370597A JP21410586A JP21410586A JPS6370597A JP S6370597 A JPS6370597 A JP S6370597A JP 21410586 A JP21410586 A JP 21410586A JP 21410586 A JP21410586 A JP 21410586A JP S6370597 A JPS6370597 A JP S6370597A
- Authority
- JP
- Japan
- Prior art keywords
- surface mount
- solder
- soldering
- board
- components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims description 51
- 238000000034 method Methods 0.000 title claims description 6
- 238000005476 soldering Methods 0.000 claims description 33
- 239000006071 cream Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004332 silver Substances 0.000 claims description 13
- 229910052709 silver Inorganic materials 0.000 claims description 12
- 238000000742 single-metal deposition Methods 0.000 claims 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
表面実装部品をフローソルダリング或いはディップソル
ダリングにより半田接合する場合、電極部においていわ
ゆる半田くわれを生ずることがある。これを防止する為
基板上の半田接合個所にあらかじめ恨の混入したクリー
ム半田を塗布しておき、表面実装部品をリフローインク
により前記クリーム半田上に仮付することにより半田く
われの発生を防止する。
ダリングにより半田接合する場合、電極部においていわ
ゆる半田くわれを生ずることがある。これを防止する為
基板上の半田接合個所にあらかじめ恨の混入したクリー
ム半田を塗布しておき、表面実装部品をリフローインク
により前記クリーム半田上に仮付することにより半田く
われの発生を防止する。
本発明は表面実装部品の半田接合方法に関し、特にフロ
ーソルダリング或いはディップソルダリング(以下、フ
ローソルダリングという)により表面実装部品を基板上
に半田接合する方法に関する。
ーソルダリング或いはディップソルダリング(以下、フ
ローソルダリングという)により表面実装部品を基板上
に半田接合する方法に関する。
従来、基板上に表面実装部品を半田接合する場合、基板
上の半田接合個所に銀の混入したクリーム半田を塗布し
ておき、表面実装部品の電極部をこのクリーム半田上に
載せて加熱することによりクリーム半田を溶融させて表
面実装部品を基板上に接合するりフローイングによる半
田接合が広く行われている。
上の半田接合個所に銀の混入したクリーム半田を塗布し
ておき、表面実装部品の電極部をこのクリーム半田上に
載せて加熱することによりクリーム半田を溶融させて表
面実装部品を基板上に接合するりフローイングによる半
田接合が広く行われている。
しかしながら、1つの基板上に実装する部品の全てがい
わゆる表面実装部品C5MD)であるとは限らず、リー
ド等の付いた部品がある場合はりフロ−イングではなく
て、フローソルダリングによりプリント基板のスルーホ
ールに半田付けしなければならない。特に、このような
リード部品がありかつ基板の両面に表面実装部品を実装
する場合、基板の部品両側はクリーム半田を使用してリ
フローインクによる半田接合を行い、基板のディップ両
側はリード部品のはんだ付けのためフローソルダリング
を実施している。
わゆる表面実装部品C5MD)であるとは限らず、リー
ド等の付いた部品がある場合はりフロ−イングではなく
て、フローソルダリングによりプリント基板のスルーホ
ールに半田付けしなければならない。特に、このような
リード部品がありかつ基板の両面に表面実装部品を実装
する場合、基板の部品両側はクリーム半田を使用してリ
フローインクによる半田接合を行い、基板のディップ両
側はリード部品のはんだ付けのためフローソルダリング
を実施している。
しかしながら、フローソルダリングは半田の流動性を良
好とする必要上(つらら、ブリフジ、析出等の発生防止
)、銀等の他金属(不純物)の混入を嫌い、どうしても
銀(Ag)の添加が難しくディップ面での表面実装部品
がいわゆる電極くわれを生ずる、という問題がある。
好とする必要上(つらら、ブリフジ、析出等の発生防止
)、銀等の他金属(不純物)の混入を嫌い、どうしても
銀(Ag)の添加が難しくディップ面での表面実装部品
がいわゆる電極くわれを生ずる、という問題がある。
以上のことは、表面実装部品(チップ部品)は電極が銀
、パラジウム合金の薄い層で形成されており、純半田に
よる半田付けは加熱時間とともに電極が半田中に拡散し
失なわれる現象(半田または電極くわれ)を生じる。
、パラジウム合金の薄い層で形成されており、純半田に
よる半田付けは加熱時間とともに電極が半田中に拡散し
失なわれる現象(半田または電極くわれ)を生じる。
本発明によると、基板上の半田接合個所にあらかじめ銀
の混入したクリーム半田を塗布しておき、表面実装部品
をリフローインクにより前記クリーム半田上に仮付けし
た後、フローソルダリングにより前記表面実装部品を基
板上に半田接合することを特徴とする表面実装部品の半
田接合方法が捉供される。
の混入したクリーム半田を塗布しておき、表面実装部品
をリフローインクにより前記クリーム半田上に仮付けし
た後、フローソルダリングにより前記表面実装部品を基
板上に半田接合することを特徴とする表面実装部品の半
田接合方法が捉供される。
本発明では、フローソルダリングを行う前にあらかじめ
銀の混入したクリーム半田を塗布しておき、表面実装部
品をリフローインクによりクリーム半田上に仮付けして
いるので、クリーム半田があらかじめ電極の周囲に密着
しており、フローソルダリングの際に電極くわれを生ず
るのが防止される。
銀の混入したクリーム半田を塗布しておき、表面実装部
品をリフローインクによりクリーム半田上に仮付けして
いるので、クリーム半田があらかじめ電極の周囲に密着
しており、フローソルダリングの際に電極くわれを生ず
るのが防止される。
このように、銀を含む半田は銀を含む電極を拡散し損耗
させることが無いので、クリーム半田による半田付は部
は後工程による純半田での半田付けにより確実な半田接
合がされる。
させることが無いので、クリーム半田による半田付は部
は後工程による純半田での半田付けにより確実な半田接
合がされる。
以下、添付図面を参照して本発明の実施例について詳細
に説明する。
に説明する。
第1図は本発明を説明するための断面図であり、第2図
は本発明の第1実施例を示すフロー図である。実施例で
は、第1図に示すように、プリント板等の基板の両面に
電子回路部品を半田付は実装する。即ち、基板の表面(
Ln)に表面実装部品(SMDs)とディップ(DIP
)部品が実装され、基板の裏面(Ll)にもう1つの表
面実装部品(SMDs)部品が実装される例である。
は本発明の第1実施例を示すフロー図である。実施例で
は、第1図に示すように、プリント板等の基板の両面に
電子回路部品を半田付は実装する。即ち、基板の表面(
Ln)に表面実装部品(SMDs)とディップ(DIP
)部品が実装され、基板の裏面(Ll)にもう1つの表
面実装部品(SMDs)部品が実装される例である。
本発明の第1実施例では、第2図に示すように、まず最
初基板の表面(Ln)の半田接合個所である導電体パッ
ドP上に銀の混入したクリーム半田Sを200μ程度の
厚さに塗布する。その上に一方の表面実装部品(SMD
s)をその電極がクリーム半田Sに接触するように搭載
し、リフローインクによる半田付けを行う。このリフロ
ー半田付けは基板の表面(Ln)のみに赤外線を照射し
て加熱することによりクリーム半田Sを溶融し、表面実
装部品(SMDs)の電極を導電体パッドP上に固定す
ることにより行う。ついで、基板の表面(Ln)を洗浄
し、ソリ量・はんだ量の確認をした後、基板を反転する
。
初基板の表面(Ln)の半田接合個所である導電体パッ
ドP上に銀の混入したクリーム半田Sを200μ程度の
厚さに塗布する。その上に一方の表面実装部品(SMD
s)をその電極がクリーム半田Sに接触するように搭載
し、リフローインクによる半田付けを行う。このリフロ
ー半田付けは基板の表面(Ln)のみに赤外線を照射し
て加熱することによりクリーム半田Sを溶融し、表面実
装部品(SMDs)の電極を導電体パッドP上に固定す
ることにより行う。ついで、基板の表面(Ln)を洗浄
し、ソリ量・はんだ量の確認をした後、基板を反転する
。
同様に、反転した基板の裏面(Ll)の半田接合個所で
ある導電体パッドP上にも銀の混入したクリーム半田S
を塗布する。但し、この場合は前述の場合よりも薄<1
00μ程度の厚さに塗布する。また、もう1つの表面実
装部品(SMDs)を半田付けする基板裏面(Ll)の
個所の中央部に接着剤Aを塗布してお(。つぎに、表面
実装部品(SMDs)をその本体が接着剤Aの層に接触
しかつその電極がクリーム半田Sに接触するように搭載
し、前述の場合と同様にリフローインクによる半田付け
を行う。リフロー半田付けの終了後基板を反転する。
ある導電体パッドP上にも銀の混入したクリーム半田S
を塗布する。但し、この場合は前述の場合よりも薄<1
00μ程度の厚さに塗布する。また、もう1つの表面実
装部品(SMDs)を半田付けする基板裏面(Ll)の
個所の中央部に接着剤Aを塗布してお(。つぎに、表面
実装部品(SMDs)をその本体が接着剤Aの層に接触
しかつその電極がクリーム半田Sに接触するように搭載
し、前述の場合と同様にリフローインクによる半田付け
を行う。リフロー半田付けの終了後基板を反転する。
次に、基板のスルーホールを利用してディップ(DIP
)部品を基板の表面(Ln)に搭載する。そして、基板
の下側から基板の裏面(Ll)に向けてフローソルダリ
ングを行う。このフローソルダリングは純度の高い半田
溶融液を下方より上方に向けて噴出し、基板裏面(Ll
)の所要個所が半田溶融液に浸るように基板を水平方向
に移動することにより行う。
)部品を基板の表面(Ln)に搭載する。そして、基板
の下側から基板の裏面(Ll)に向けてフローソルダリ
ングを行う。このフローソルダリングは純度の高い半田
溶融液を下方より上方に向けて噴出し、基板裏面(Ll
)の所要個所が半田溶融液に浸るように基板を水平方向
に移動することにより行う。
これにより、基板裏面(Ll)のディップ(DIP)部
品と表面実装部品(SMDs)の両者が半田接合される
。
品と表面実装部品(SMDs)の両者が半田接合される
。
なお、接着剤Aで表面実装部品(SMDs)を仮固定し
ておくのは、フローソルダリングの際にクリーム半田S
が溶融し、あらかじめ半田接合しておいた表面実装部品
(SMDs)が脱落するのを防止するためである。
ておくのは、フローソルダリングの際にクリーム半田S
が溶融し、あらかじめ半田接合しておいた表面実装部品
(SMDs)が脱落するのを防止するためである。
第3図は本発明の第2実施例を示すフロー図である。基
板の表面(Ln)に表面実装部品(SMDs)とディッ
プ(DIP)部品が実装され、基板の裏面(Ll)にも
う1つの表面実装部品(SMDs)部品が実装される点
は第1実施例の場合と同様である。
板の表面(Ln)に表面実装部品(SMDs)とディッ
プ(DIP)部品が実装され、基板の裏面(Ll)にも
う1つの表面実装部品(SMDs)部品が実装される点
は第1実施例の場合と同様である。
第2実施例では、基板の表裏面(Ln 、 Ll)の4
電体バッドP上に銀の混入したクリーム半田Sを同時に
塗布し、表面実装部品(SMDs)を基板の表裏面(L
n 、 Ll)に同時に搭載し、基板の表裏面(Ln
。
電体バッドP上に銀の混入したクリーム半田Sを同時に
塗布し、表面実装部品(SMDs)を基板の表裏面(L
n 、 Ll)に同時に搭載し、基板の表裏面(Ln
。
Ll)に赤外線を同時に照射して加熱することによりク
リーム半田Sを溶融し、両方の表面実装部品(SMDs
)を導電体パッドP上に固定する(リフロー半田付け)
。ついで、基板の表裏面(Ln 、 Ll)を洗浄し、
リソ量・はんだ量の確認をした後、ディップ(DIP)
部品を基板の表面(Ln)に搭載し、前述の第1実施例
と同様にフローソルダリングを行う。
リーム半田Sを溶融し、両方の表面実装部品(SMDs
)を導電体パッドP上に固定する(リフロー半田付け)
。ついで、基板の表裏面(Ln 、 Ll)を洗浄し、
リソ量・はんだ量の確認をした後、ディップ(DIP)
部品を基板の表面(Ln)に搭載し、前述の第1実施例
と同様にフローソルダリングを行う。
以上に述べたように、本発明ではフローソルダリングを
行う前にあらかじめ銀の混入したクリーム半田を塗布し
ておき、表面実装部品をリフローインクによりクリーム
半田上に仮付けしているので、クリーム半田があらかじ
め電極の周囲に半田ぬれ性によって密着しており、フロ
ーソルダリングの際の半田未着が防止され、またいわゆ
る電極くわれや半田ブリッジの発生が防止でき、はんだ
接合部の信頼性が向上するとともに半田量の適正化が実
現できる。
行う前にあらかじめ銀の混入したクリーム半田を塗布し
ておき、表面実装部品をリフローインクによりクリーム
半田上に仮付けしているので、クリーム半田があらかじ
め電極の周囲に半田ぬれ性によって密着しており、フロ
ーソルダリングの際の半田未着が防止され、またいわゆ
る電極くわれや半田ブリッジの発生が防止でき、はんだ
接合部の信頼性が向上するとともに半田量の適正化が実
現できる。
第1図は本発明を説明するための断面図であり、第2図
は本発明の第1実施例を示すフロー図、第3図は本発明
の第2実施例を示すフロー図である。 Ln・・・基板表面、 Ll・・・基板裏面、P・
・・導電体パッド、 S・・・恨(Ag)クリーム半田、 SMDs・・・表面実装部品、 DIP・・・ディップ
部品。
は本発明の第1実施例を示すフロー図、第3図は本発明
の第2実施例を示すフロー図である。 Ln・・・基板表面、 Ll・・・基板裏面、P・
・・導電体パッド、 S・・・恨(Ag)クリーム半田、 SMDs・・・表面実装部品、 DIP・・・ディップ
部品。
Claims (1)
- 1.基板上の半田接合個所にあらかじめ銀の混入したク
リーム半田(S)を塗布しておき、表面実装部品(SM
Ds)をリフローインクにより前記クリーム半田(S)
上に仮付けした後、フローソルダリングにより前記表面
実装部品(SMDs)を基板上に半田接合することを特
徴とする表面実装部品の半田接合方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21410586A JPS6370597A (ja) | 1986-09-12 | 1986-09-12 | 表面実装部品の半田接合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21410586A JPS6370597A (ja) | 1986-09-12 | 1986-09-12 | 表面実装部品の半田接合方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6370597A true JPS6370597A (ja) | 1988-03-30 |
Family
ID=16650315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21410586A Pending JPS6370597A (ja) | 1986-09-12 | 1986-09-12 | 表面実装部品の半田接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6370597A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH041719U (ja) * | 1990-04-20 | 1992-01-08 |
-
1986
- 1986-09-12 JP JP21410586A patent/JPS6370597A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH041719U (ja) * | 1990-04-20 | 1992-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3565047B2 (ja) | 半田バンプの形成方法および半田バンプの実装方法 | |
KR100776114B1 (ko) | 땜납 접합용 페이스트 및 이를 이용한 땜납 접합 방법 | |
KR0144805B1 (ko) | 개선된 고온 특성을 갖는 주석-비스무트 납땜 연결 및 그 형성 공정 | |
JPH0347693A (ja) | ソルダーペースト | |
JPH07118498B2 (ja) | 電気的接合部 | |
JPS6130439B2 (ja) | ||
US6296174B1 (en) | Method and circuit board for assembling electronic devices | |
JPS6370597A (ja) | 表面実装部品の半田接合方法 | |
JP2646688B2 (ja) | 電子部品の半田付け方法 | |
JP2637863B2 (ja) | 半導体装置 | |
JPH07302970A (ja) | プリント配線板 | |
JPS59219946A (ja) | フラツトパツク部品の半田流れ防止方法 | |
JPH10144850A (ja) | 接続ピンと基板実装方法 | |
JPH05136201A (ja) | 半導体装置用電極と実装体 | |
JP2534837B2 (ja) | 回路基板への部品の半田付け方法 | |
JPH02224393A (ja) | 混載実装メタルコアプリント配線基板組立体のはんだ付け方法 | |
JPH05259632A (ja) | プリント配線板およびその製造方法 | |
JPS63299855A (ja) | ハンダ付け方法 | |
JPH0548256A (ja) | プリント配線板の表面実装方法 | |
JPH0120559B2 (ja) | ||
JPH0786730A (ja) | 表面実装用基板およびこれを用いた半導体装置 | |
JPS59222994A (ja) | 電子部品実装方法 | |
JPH09321423A (ja) | 部品実装基板の製造方法 | |
JPH05267536A (ja) | 電子部品の実装方法 | |
JPS62188397A (ja) | チツプ部品用印刷回路板 |