JPS6364142A - メモリ管理制御方式 - Google Patents
メモリ管理制御方式Info
- Publication number
- JPS6364142A JPS6364142A JP20872986A JP20872986A JPS6364142A JP S6364142 A JPS6364142 A JP S6364142A JP 20872986 A JP20872986 A JP 20872986A JP 20872986 A JP20872986 A JP 20872986A JP S6364142 A JPS6364142 A JP S6364142A
- Authority
- JP
- Japan
- Prior art keywords
- copied
- cell
- main memory
- space
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000013075 data extraction Methods 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
人工知能同言語、９’ｌｌえばＬＩＳＰ言語で作成され
たリスト処理プログラムを実行する際に、必要となるデ
ータ領域を未使用記憶領域に動的に割付けるのであるが
、既割付けのデータ領域において該リスト処理プログラ
ムの実行経過により不要となる領域が生じろ。そこで、
該不要となつた領域を回収して再使用するガーベジコレ
クシ璽ンが必要となる。本発明は記憶領域を旧空間と新
空間に分割して管理し旧空間から新空間に有効データを
複写するコピー法を用いろシステムにおいて、該有効デ
ータの複写時に該有効データのセルのＣＡＲ部、ＣＤＲ
部のアドレスデータを専用レジスタに読み出し、該アド
レスデータを以後のリンク手繰りのアドレシングに使用
して次のアクセスの高速化を図るものである。
たリスト処理プログラムを実行する際に、必要となるデ
ータ領域を未使用記憶領域に動的に割付けるのであるが
、既割付けのデータ領域において該リスト処理プログラ
ムの実行経過により不要となる領域が生じろ。そこで、
該不要となつた領域を回収して再使用するガーベジコレ
クシ璽ンが必要となる。本発明は記憶領域を旧空間と新
空間に分割して管理し旧空間から新空間に有効データを
複写するコピー法を用いろシステムにおいて、該有効デ
ータの複写時に該有効データのセルのＣＡＲ部、ＣＤＲ
部のアドレスデータを専用レジスタに読み出し、該アド
レスデータを以後のリンク手繰りのアドレシングに使用
して次のアクセスの高速化を図るものである。
本発明は情報処理分野、特に人工知能同言語（例えばＬ
ＩＳＰ）を処理する場合に、記憶領域を分割して管理し
一方から他方に有効データを複写するときの複写時の記
憶領域のアドレス制御を高速化する方式に関する。
ＩＳＰ）を処理する場合に、記憶領域を分割して管理し
一方から他方に有効データを複写するときの複写時の記
憶領域のアドレス制御を高速化する方式に関する。
以下図面を参照しつつ従来例を四明すみ。
第３図は従来例を示す図である。
図（ζおいて、３１はガーベジコレクタ、Ａ、ＢＣは有
効セルである。
効セルである。
リスト処理プログラムを実行する場合に、プログラムが
新しいデータ領域を必要とする毎にメモリの未使用の領
域に動的にデータ領域が割付けられ実行が継続される。
新しいデータ領域を必要とする毎にメモリの未使用の領
域に動的にデータ領域が割付けられ実行が継続される。
また、データに対する参照関係が動的に変更されるため
、既にプログラムが使用した記憶領斌内に不要となった
データ領域が存在することが多い。そのためこの不要と
なった記憶領域を回収するためにガーベジコレクタ３１
が起動される。効工の良いガーベジコレクタとしてコピ
ー法ガーベジコレクタがある。
、既にプログラムが使用した記憶領斌内に不要となった
データ領域が存在することが多い。そのためこの不要と
なった記憶領域を回収するためにガーベジコレクタ３１
が起動される。効工の良いガーベジコレクタとしてコピ
ー法ガーベジコレクタがある。
これは、記憶領域をプログラムが使用している旧空間８
と新空間９に分割し、該プログラムが使用している有効
セルＡ、Ｂ 、Ｃを新空間にコピーして圧縮し新空間に
使用可能な領域を作り出し。
と新空間９に分割し、該プログラムが使用している有効
セルＡ、Ｂ 、Ｃを新空間にコピーして圧縮し新空間に
使用可能な領域を作り出し。
該プログラムは該新空間をデータ割付用の領域として使
用する方式である。
用する方式である。
〔発明が解決しようとしている問題点〕該従来万式では
、ガーベジコレクタ３１により、、Ｃ′ を新空間９の有効セルＡ、Ｂ、Ｉ！Ｊへコピーを行なう
ために！＊旧空間８内の被複４セル領域をどんどん手抄
って行く操作が必要である。しかし有効セルを顎写後９
次の複複写セル領域をアクセスするためのアドレスチー
、１１を取り出すことは、主記憶アクセスが必要となり
ガーベジコレクタの処理速度の低下をもたらす欠点があ
った。本発明は前記欠点Ｋｆｉみてなされたものでガー
ベジコレクシ。
、ガーベジコレクタ３１により、、Ｃ′ を新空間９の有効セルＡ、Ｂ、Ｉ！Ｊへコピーを行なう
ために！＊旧空間８内の被複４セル領域をどんどん手抄
って行く操作が必要である。しかし有効セルを顎写後９
次の複複写セル領域をアクセスするためのアドレスチー
、１１を取り出すことは、主記憶アクセスが必要となり
ガーベジコレクタの処理速度の低下をもたらす欠点があ
った。本発明は前記欠点Ｋｆｉみてなされたものでガー
ベジコレクシ。
ン処悉の高速化を図ることを目的とする。
該目的は。
主記憶２の旧空間８から新空間９へ被複写鳴動セルをコ
ピーするシステムにおいて、有効セル人をＣＡＲ部２１
とＣＤＲ部２２に分けて取り出しｍＣＡ１部をレジスタ
４ＫＣＤＲ１’ｌＳをレジスタ５に格納するアドレス抽
出回路３と、レレジスタ４゜５は内容をセレクタ１２．
１３経由で取り出し次の被複写セルＢをアクセスする主
記憶制御回路５から構成されること？特徴とするメモリ
管理！ＩＩ＠’方式により速成される。
ピーするシステムにおいて、有効セル人をＣＡＲ部２１
とＣＤＲ部２２に分けて取り出しｍＣＡ１部をレジスタ
４ＫＣＤＲ１’ｌＳをレジスタ５に格納するアドレス抽
出回路３と、レレジスタ４゜５は内容をセレクタ１２．
１３経由で取り出し次の被複写セルＢをアクセスする主
記憶制御回路５から構成されること？特徴とするメモリ
管理！ＩＩ＠’方式により速成される。
本発明は、旧空間の有効セルのアクセス処理を。
先の有効セル複３時のＣＡＲ１ｉ１３．ＣＤＲ部よりア
より複写型ガーベジコレクシ曹ンの高速化を目指すもの
である。
より複写型ガーベジコレクシ曹ンの高速化を目指すもの
である。
以下図面′％：参照しつつ本発Ｆ！Ａを詳細に説明する
。
。
第１図は本発明の原理図である。
図において、１は中央処理装置（ＣＰＵ）、２は主記憶
（旧空間８と新空間９からなる。）、３はアドレスデー
タ抽出回路、４はＣＡＲ部レジスタ。
（旧空間８と新空間９からなる。）、３はアドレスデー
タ抽出回路、４はＣＡＲ部レジスタ。
５はＣＤＲＥｔ！レジスタ、６はスタック、７は主記憶
制御回路、８は旧空間、９は新空間、１０はスタック制
御信号、１１はセレクタ制御信号、１２゜１３はセレク
タ、１４はガーベジコレクタＩＡＩＢ、Ｃは有効セルで
ある。
制御回路、８は旧空間、９は新空間、１０はスタック制
御信号、１１はセレクタ制御信号、１２゜１３はセレク
タ、１４はガーベジコレクタＩＡＩＢ、Ｃは有効セルで
ある。
第２図は本発明の有効セルの詳細を説明する図である。
図において、２１はＣＡＲ部、２２はＣＤＲ部である。
中央処理装置１内のガーベジコレクタ１４が起動され、
主記憶２内の旧空間８から新空間９にセル領域有効セル
Ａを検算する場合、概有効セルＡをアドレスデータ抽出
回路３によりＣＡＲ部２１とＣＤＲ部２２に分けて取出
すとともＫＣ’ＡＲＣＤＲ部２１部レジスタ２４に、Ｃ
ＤＲ部２２をＣＤ１部レジスタ５に格納する。そして旧
印間８内の次の被複写有効セルＢをアクセスするためＫ
。
主記憶２内の旧空間８から新空間９にセル領域有効セル
Ａを検算する場合、概有効セルＡをアドレスデータ抽出
回路３によりＣＡＲ部２１とＣＤＲ部２２に分けて取出
すとともＫＣ’ＡＲＣＤＲ部２１部レジスタ２４に、Ｃ
ＤＲ部２２をＣＤ１部レジスタ５に格納する。そして旧
印間８内の次の被複写有効セルＢをアクセスするためＫ
。
そのアドレスデータとして該ＣＡ Ｒｉレジスタ４とＣ
Ｄ１部レジスタ５の内容を使用する。
Ｄ１部レジスタ５の内容を使用する。
即ち、ＣＡＲ部２１をセレクタ１２ｔ！由で主記憶制御
部５に送出し次の有効セルＢをｆｆＤ座にアクセスする
。また使用されなかったＣＤＲ９２２はセレクタ１３経
由でスタック６に格納しておき必要となったとき（ＣＤ
Ｒ９２２のアドレスデータの指す被複写有効セルをアク
セスするとき）中央処理装置１からの指示で該スタック
６内のデータ（ＣＤＲ部２２）を主記憶制御回路５に送
出し次の有効セルをアクセスする。
部５に送出し次の有効セルＢをｆｆＤ座にアクセスする
。また使用されなかったＣＤＲ９２２はセレクタ１３経
由でスタック６に格納しておき必要となったとき（ＣＤ
Ｒ９２２のアドレスデータの指す被複写有効セルをアク
セスするとき）中央処理装置１からの指示で該スタック
６内のデータ（ＣＤＲ部２２）を主記憶制御回路５に送
出し次の有効セルをアクセスする。
以上説明した様に２本発明によればｍ９間から新空間へ
有効データをコピーする際の 旧空間内の被複写有効セ
ルに対するアクセスを高速化できるのでガーベジコレク
シ璽ン処理の高速化が図れる。
有効データをコピーする際の 旧空間内の被複写有効セ
ルに対するアクセスを高速化できるのでガーベジコレク
シ璽ン処理の高速化が図れる。
第１図は本発明の原理図である。
第２図は本発明の有効セルの詳細を説明する図である。
第３図は従来例を示す図である。
記号の説明、１は中央処理族ｆｉ（ＣＰＵ）、２に主記
憶（旧９間８と新空間９からなる。）。 ３はアドレスデータ抽出回路、４はＣＡＲＦＩレジスタ
、５はＣＤＲ部レジスタ、６はスタック、７は主記憶制
御回路、８はｍ９間、９は新空間、１０はスタック制御
信号、１１はセレクタ制御信号。 １２．１３はセレクタ、１４はガーベジコレクタ。 Ａ、 Ｂ、 Ｃは有効セル。 埠 １ 圀
憶（旧９間８と新空間９からなる。）。 ３はアドレスデータ抽出回路、４はＣＡＲＦＩレジスタ
、５はＣＤＲ部レジスタ、６はスタック、７は主記憶制
御回路、８はｍ９間、９は新空間、１０はスタック制御
信号、１１はセレクタ制御信号。 １２．１３はセレクタ、１４はガーベジコレクタ。 Ａ、 Ｂ、 Ｃは有効セル。 埠 １ 圀
Claims (1)
- 旧空間（８）から新空間（９）へ被複写有効セルをコピ
ーするシステムにおいて、有効セルをＣＡＲ部（２１）
とＣＤＲ部（２２）に分けて取り出し該ＣＡＲ部をレジ
スタ（４）に格納するとともにＣＤＲ部をレジスタ（５
）に格納するアドレスデータ抽出手段（３）と、該レジ
スタ（４、５）の内容を基に次の被複写有効セルをアク
セスする主記憶制御手段（５）から構成されることを特
徴とするメモリ管理制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20872986A JPS6364142A (ja) | 1986-09-04 | 1986-09-04 | メモリ管理制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20872986A JPS6364142A (ja) | 1986-09-04 | 1986-09-04 | メモリ管理制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6364142A true JPS6364142A (ja) | 1988-03-22 |
Family
ID=16561110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20872986A Pending JPS6364142A (ja) | 1986-09-04 | 1986-09-04 | メモリ管理制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6364142A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5467219A (en) * | 1993-04-13 | 1995-11-14 | Nec Corporation | Control device for an optical amplifier |
| US6424442B1 (en) | 1994-09-03 | 2002-07-23 | International Business Machines Corporation | Optical transmitter and transceiver module for wireless data transmission |
-
1986
- 1986-09-04 JP JP20872986A patent/JPS6364142A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5467219A (en) * | 1993-04-13 | 1995-11-14 | Nec Corporation | Control device for an optical amplifier |
| US6424442B1 (en) | 1994-09-03 | 2002-07-23 | International Business Machines Corporation | Optical transmitter and transceiver module for wireless data transmission |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6493730B1 (en) | Efficient object faulting with generational garbage collection | |
| JPS61112255A (ja) | コンピユ−タ装置 | |
| JPH113269A (ja) | スタックの内容をサブスタックに分離することによる正確なガーベイジ・コレクションを補助するシステムと方法 | |
| JPS6364142A (ja) | メモリ管理制御方式 | |
| US6338125B1 (en) | Dynamic slot allocation and tracking of multiple memory requests | |
| JPS6325384B2 (ja) | ||
| JPS63200257A (ja) | コンピユ−タのプログラムロ−ド方式 | |
| JP2000276363A (ja) | 記憶階層システムにおけるスワッピング処理方法ならびに装置 | |
| JPH05241936A (ja) | ガーベッジコレクション処理方式及びその記憶装置 | |
| CN111026890A (zh) | 基于索引表的图片数据存储方法、系统、装置和存储介质 | |
| JP2606305B2 (ja) | データ処理装置 | |
| JP2605476B2 (ja) | ダンプ採取処理方法 | |
| JPS6375948A (ja) | ガ−ベジコレクシヨン制御方式 | |
| JPS6122824B2 (ja) | ||
| JPH0325645A (ja) | 仮想空間のスワッピング方式 | |
| JP2705166B2 (ja) | データ処理装置 | |
| JPH09231012A (ja) | 直接アクセス形外部記憶装置間のボリュームコピー方式 | |
| JPS59211156A (ja) | アドレス空間複写方式 | |
| JPS62295144A (ja) | メモリ管理方法 | |
| Zigman | A first implementation of the dmos garbage collector | |
| JPS63173144A (ja) | 実時間ガ−ベジコレクシヨン制御方式 | |
| JPS59157886A (ja) | メモリ制御方式 | |
| JPH05324457A (ja) | ガーベジコレクション方法 | |
| JPH0449440A (ja) | ガーペジ・コレクション方法 | |
| JPH11203186A (ja) | ジャーナル取得方法 |