JPS59211156A - アドレス空間複写方式 - Google Patents
アドレス空間複写方式Info
- Publication number
- JPS59211156A JPS59211156A JP58086448A JP8644883A JPS59211156A JP S59211156 A JPS59211156 A JP S59211156A JP 58086448 A JP58086448 A JP 58086448A JP 8644883 A JP8644883 A JP 8644883A JP S59211156 A JPS59211156 A JP S59211156A
- Authority
- JP
- Japan
- Prior art keywords
- address space
- area
- space
- copying
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
囚 発明の技術分野
本発明は電算機システムにおけるアドレス空間の複写方
式に関する。
式に関する。
(B) 技術の背景
メモリセルで構成されるメモリに格納されるデータを使
って情報処理を行う場合、使用済みセルはいわゆる無効
セルとして扱われるため、情報処処理に支障を来たすこ
とになるので、フリーセルを如何にして確保するかが問
題となる。
って情報処理を行う場合、使用済みセルはいわゆる無効
セルとして扱われるため、情報処処理に支障を来たすこ
とになるので、フリーセルを如何にして確保するかが問
題となる。
(0従来技術と問題点
アドレス空間内にフリーセルを確保するため、従来は有
効セルのデータを別の一定領域のセルに移しく複写とい
う)、データの書込まれていないフリーセルのみが存在
rる領域を確保する、いわゆる複写型ガーベジコレクシ
ョン方式が知られており、これは第1図に示すようにア
ドレス空間Rを2つの領域RL1.RL2に分割し、現
使用領炒を領域RL、 、新使用領域を領域RL、とす
ると、領域RL1内の有効セル存在領域R,,、R,2
,R,3中のセルを領域RL2に、領域RL2の先頭か
ら順次複写することによシ有効セル存在領域R21,R
22+ R2gを生成し、領域RL2に使用可能なフリ
ーセルのみが存在する領域R74が生成されるのでペー
ジ単位の情報処理が行える等都合がよい。なり、R14
* Rtaは無効セル存在領域である。
効セルのデータを別の一定領域のセルに移しく複写とい
う)、データの書込まれていないフリーセルのみが存在
rる領域を確保する、いわゆる複写型ガーベジコレクシ
ョン方式が知られており、これは第1図に示すようにア
ドレス空間Rを2つの領域RL1.RL2に分割し、現
使用領炒を領域RL、 、新使用領域を領域RL、とす
ると、領域RL1内の有効セル存在領域R,,、R,2
,R,3中のセルを領域RL2に、領域RL2の先頭か
ら順次複写することによシ有効セル存在領域R21,R
22+ R2gを生成し、領域RL2に使用可能なフリ
ーセルのみが存在する領域R74が生成されるのでペー
ジ単位の情報処理が行える等都合がよい。なり、R14
* Rtaは無効セル存在領域である。
この従来の方式の場合、情報処理に必要なアドレス空間
を2つの領域に分割するため、使用可能領域が小さくな
シ大量の情報処理が困難となるほか、複写のための処理
時間を要するという欠点があった。
を2つの領域に分割するため、使用可能領域が小さくな
シ大量の情報処理が困難となるほか、複写のための処理
時間を要するという欠点があった。
(2)発明の目的
本発明はかかる点に鑑みなされたもので、アドレス空間
の使用可能領域を減少せしめることなく高速に空間複写
を行える空間複写方式を提供することを目的とする。
の使用可能領域を減少せしめることなく高速に空間複写
を行える空間複写方式を提供することを目的とする。
(ト)発明の構成
そしてこの目的は本発明によれば、アドレス空間上の第
1および第2の領域を有し、有効なセルのみを第1の領
域から第2の領域に複写し、第1の領域に存在する無効
セルが捨象された第2の領域を得、有効セル領域の圧縮
を行うアドレス空間複写方式において、前記2つの領域
をシステム内に存在する別々アドレス空間に設け、前者
の空間の有効セルを後者の空間に複写することを特徴と
するアドレス空間複写方式を提供することにより達成さ
れる。
1および第2の領域を有し、有効なセルのみを第1の領
域から第2の領域に複写し、第1の領域に存在する無効
セルが捨象された第2の領域を得、有効セル領域の圧縮
を行うアドレス空間複写方式において、前記2つの領域
をシステム内に存在する別々アドレス空間に設け、前者
の空間の有効セルを後者の空間に複写することを特徴と
するアドレス空間複写方式を提供することにより達成さ
れる。
■ 発明の実施例
以下、図面を参照しながら本発明の実施例を詳述する。
第2図は本発明実施例構成図である。Sはガーベジコレ
クシコン制御部、Wはダミープロセス生成部、Pはプロ
セス切換制御部、R,、R2はアドレス空間表示レジス
タ、Fは複写11制御部、Mは実メモリ複写制御部、G
+ r G2はページテーブル、■は入出力部、Lはリ
スト処理部、Kはメモリ管理部、Qはフリーセル検出部
である。
クシコン制御部、Wはダミープロセス生成部、Pはプロ
セス切換制御部、R,、R2はアドレス空間表示レジス
タ、Fは複写11制御部、Mは実メモリ複写制御部、G
+ r G2はページテーブル、■は入出力部、Lはリ
スト処理部、Kはメモリ管理部、Qはフリーセル検出部
である。
第3図はアドレス空間2. 、2.と実メモリJ、およ
びページング用補助記憶J2との関係を示すものでアド
レス空間ZIにおける領域AI + A2 + C+
+C21Eには有効セルが格納されておセ、領域B、D
には無効セルが格納されている。領域T1はプロゲラ3
− 広領域、T2はシステム内テーブル領域である。そして
アドレス空間上の領fi At 、 c、は実メモリJ
。
びページング用補助記憶J2との関係を示すものでアド
レス空間ZIにおける領域AI + A2 + C+
+C21Eには有効セルが格納されておセ、領域B、D
には無効セルが格納されている。領域T1はプロゲラ3
− 広領域、T2はシステム内テーブル領域である。そして
アドレス空間上の領fi At 、 c、は実メモリJ
。
の領域Jo 、J12にあり、アドレス空間上の領域ん
。
。
C2,E!dページング用補助記憶部J、の領域+J2
□。
□。
J22 * J!3にある。
アドレス空間上の領域B、Dは実メモリJ1の領域J1
3 J J14にある。情報処理の逐行に伴い無効セル
が増加し、フリーセルが減少するのでダミープロセス生
成部Wでアドレス空間4を生成し、第3図に示すように
複写を行う。
3 J J14にある。情報処理の逐行に伴い無効セル
が増加し、フリーセルが減少するのでダミープロセス生
成部Wでアドレス空間4を生成し、第3図に示すように
複写を行う。
次にこの複写操作について説明する。入出力部Iから入
力されたデータは、リスト処理部りへ送られる。リスト
処理部りからフリーセル要求信号がメモリ管理部にへ送
られると、メモリ管理部にではフリーセルが確保されて
いる記憶領域をリスト処理部りへ通知する。リスト処理
部りではこの通知によυ指定された領域のフリーセルを
使って情報処理を行う。
力されたデータは、リスト処理部りへ送られる。リスト
処理部りからフリーセル要求信号がメモリ管理部にへ送
られると、メモリ管理部にではフリーセルが確保されて
いる記憶領域をリスト処理部りへ通知する。リスト処理
部りではこの通知によυ指定された領域のフリーセルを
使って情報処理を行う。
情報処理の逐行に伴いフリーセル数が減少するがメモリ
管理部ではフリーセルが格納されている4− 領域を管理しておシ、フリーセル検出部Qではフリーセ
ル数が一定値以下になるとガーベジコレクション制御部
Sへ通知信号を送出する。ガーベジコレクション制御部
Sでは、この通知信号を受けて複写操作に移る。
管理部ではフリーセルが格納されている4− 領域を管理しておシ、フリーセル検出部Qではフリーセ
ル数が一定値以下になるとガーベジコレクション制御部
Sへ通知信号を送出する。ガーベジコレクション制御部
Sでは、この通知信号を受けて複写操作に移る。
第2図に示すように、複写操作に際してダミープロセス
生成部Wでは、アドレス空間z2およびページテーブル
G2を生成し、情報処理実行用に供されるアドレス空間
Z、かもの複写を行うがファイル1頁内に無効セルが存
在するときは、実メモリ複写制御部Mで無効セルは残し
て有効セルのみ複写を行うので、第3図に示すようにフ
リーセルのみが存在する領域Yが生成される。
生成部Wでは、アドレス空間z2およびページテーブル
G2を生成し、情報処理実行用に供されるアドレス空間
Z、かもの複写を行うがファイル1頁内に無効セルが存
在するときは、実メモリ複写制御部Mで無効セルは残し
て有効セルのみ複写を行うので、第3図に示すようにフ
リーセルのみが存在する領域Yが生成される。
また複写を行うべき領域であってファイル1頁内に無効
セルが存在しないときは、アドレス空間z重のセル内の
データをアドレス空間z2の対応する領域内へ複写を行
うことなく、実メモリJ、1ベージンク用補助記憶部J
2上のページ位置を示すポインタがアドレス空間Z1内
のページテーブルG、に格納されているので、このポイ
ンタのみをアドレス空間2.内のページテーブルGtK
複写する。従、りて、実メモIJJ1.ページング用補
助記tt 部J tのセルに格納されてるデータを複写
する必要がなく、そのデータが格納されているページ位
置を示すポインタをページテーブルG2VC4込むだけ
で済むので複写時間は大幅に短縮される。
セルが存在しないときは、アドレス空間z重のセル内の
データをアドレス空間z2の対応する領域内へ複写を行
うことなく、実メモリJ、1ベージンク用補助記憶部J
2上のページ位置を示すポインタがアドレス空間Z1内
のページテーブルG、に格納されているので、このポイ
ンタのみをアドレス空間2.内のページテーブルGtK
複写する。従、りて、実メモIJJ1.ページング用補
助記tt 部J tのセルに格納されてるデータを複写
する必要がなく、そのデータが格納されているページ位
置を示すポインタをページテーブルG2VC4込むだけ
で済むので複写時間は大幅に短縮される。
複写が完了するとプロセスの切換制御部Pは、今まで実
行中のプロセスのアドレス空間z1を表示する空間表示
レジスタR1に次のプロセスの空間2.の識別番号(空
間表示レジスタR7の内容)を書込み、今までのプロセ
スの実行に用いられていたアドレス空間Z1を消滅せし
める。そしてアドレス空間Z2による情報処理の実行に
移る。
行中のプロセスのアドレス空間z1を表示する空間表示
レジスタR1に次のプロセスの空間2.の識別番号(空
間表示レジスタR7の内容)を書込み、今までのプロセ
スの実行に用いられていたアドレス空間Z1を消滅せし
める。そしてアドレス空間Z2による情報処理の実行に
移る。
(G) 発明の効果
このように本発明では、複写のために別にアドレス空間
を設けるため複写操作に伴うアドレス空間の使用可能領
域が狭くなることはなく、また頁単位での複写を可能な
らしめるため、高速複写が可能となる。
を設けるため複写操作に伴うアドレス空間の使用可能領
域が狭くなることはなく、また頁単位での複写を可能な
らしめるため、高速複写が可能となる。
第1図は従来の複写操作を示す図、第2図は本発明の実
施例構成図、第3図は複写操作の説明図である。 S:ガーベジコレクション制御部、W:ダミープロセス
生成部、P:プロセス切換制御部、R8゜R2ニアドレ
ス空間表示レジスタ、F:テーブル複写制御部、M:実
メモリ複写制御部、Gl + Gt ”ページテーブル
、I:入出力部、L:リスト処理部、K:メモリ管理部
、Q:フリーセル検出部。
施例構成図、第3図は複写操作の説明図である。 S:ガーベジコレクション制御部、W:ダミープロセス
生成部、P:プロセス切換制御部、R8゜R2ニアドレ
ス空間表示レジスタ、F:テーブル複写制御部、M:実
メモリ複写制御部、Gl + Gt ”ページテーブル
、I:入出力部、L:リスト処理部、K:メモリ管理部
、Q:フリーセル検出部。
Claims (2)
- (1)アドレス空間上の第1および第2の領域を有し、
有効なセルのみを第1の領域から第2の領域に複写し、
第1の領域に存在する無効セルが捨象された第2の領域
を得、有効セル領域の圧縮を行うアドレス空間複写方式
において、前記2つの領域をシステム内に存在する別々
のアドレス空間に設け、前者の空間の有効セルを後者の
空間に複写することを特徴とするアドレス空間複写方式
。 - (2)前記各アドレス空間は連続して有効セルのみが存
在するページ名および該ページが格納される番地を格納
するテーブルを含むことを特徴とする特許請求の範囲第
1項記載のアドレス空間複写方式0
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58086448A JPS59211156A (ja) | 1983-05-17 | 1983-05-17 | アドレス空間複写方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58086448A JPS59211156A (ja) | 1983-05-17 | 1983-05-17 | アドレス空間複写方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59211156A true JPS59211156A (ja) | 1984-11-29 |
Family
ID=13887206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58086448A Pending JPS59211156A (ja) | 1983-05-17 | 1983-05-17 | アドレス空間複写方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59211156A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS621046A (ja) * | 1985-06-26 | 1987-01-07 | Fujitsu Ltd | ペ−ジ制御方式 |
-
1983
- 1983-05-17 JP JP58086448A patent/JPS59211156A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS621046A (ja) * | 1985-06-26 | 1987-01-07 | Fujitsu Ltd | ペ−ジ制御方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4779191A (en) | Method and apparatus for expanding the address space of computers | |
JPH01269142A (ja) | 計算機システム | |
TW200945033A (en) | Memory allocation and access method and device using the same | |
JPS59211156A (ja) | アドレス空間複写方式 | |
JP3453761B2 (ja) | アドレス変換方式 | |
JPS5853075A (ja) | 高速分離バツフアを備えた情報処理装置 | |
JPS6141024B2 (ja) | ||
JPS62212850A (ja) | メモリ装置 | |
JP2581144B2 (ja) | バス制御装置 | |
JPS6243737A (ja) | 割り込み制御方式 | |
JPH03282645A (ja) | ローカルエリアネットワークシステム | |
JPS6158059A (ja) | デ−タポインタ部の変更方式 | |
JPS5994287A (ja) | 高速アドレス変換装置 | |
JPH01233628A (ja) | メモリアドレス変換制御回路 | |
JPS6214244A (ja) | 仮想記憶制御方式 | |
JPS6061851A (ja) | 入出力処理装置 | |
JPS6046454B2 (ja) | 情報転送装置 | |
JPS62298850A (ja) | バツフアメモリ装置 | |
JPS63266560A (ja) | バツフア記憶制御方式 | |
JPS6364142A (ja) | メモリ管理制御方式 | |
JPH064394A (ja) | メモリ管理方式 | |
JPH03252856A (ja) | プログラムの処理方式 | |
JPH03255547A (ja) | メモリダンプ出力方式 | |
JPH0236458A (ja) | 疎結合マルチプロセサシステム | |
JPH01231146A (ja) | 仮想記憶システムにおけるスワッピング制御方式 |