JPS6362270A - ポリシリコンのリボンを具備するバイポ−ラトランジスタの製造 - Google Patents

ポリシリコンのリボンを具備するバイポ−ラトランジスタの製造

Info

Publication number
JPS6362270A
JPS6362270A JP62213172A JP21317287A JPS6362270A JP S6362270 A JPS6362270 A JP S6362270A JP 62213172 A JP62213172 A JP 62213172A JP 21317287 A JP21317287 A JP 21317287A JP S6362270 A JPS6362270 A JP S6362270A
Authority
JP
Japan
Prior art keywords
layer
silicon
region
polysilicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62213172A
Other languages
English (en)
Inventor
グレゴリー　エヌ．バートン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of JPS6362270A publication Critical patent/JPS6362270A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １権分互 本発明はバイポーラトランジスタの製造に関するもので
あって、更に詳細には、「バイポーラ単一ポリプロセス
（ｂｉｐｏｌａｒ　ｓｉｎｇｌｅ　ｐｏｌｙ　ｐｒｏｃ
ｅｓｓ）Ｊとして知られている製造技術に関するもので
ある。
災米筑先 この技術は基本的に、トランジスタ間の局所的な接続を
提供すると共に、トランジスタのコレクタ、ベース、エ
ミッタの各々へのデバイスコンタクトを形成する単一ポ
リシリコン層を使用することを特徴としている。該技術
は、２ミクロン（公称）設計公差基準を基礎にしており
且つ１７〇−２００ピコ秒の範囲内のゲート遅延を与え
ている。
それが人名の成る理由の１つとしては、それは自己整合
したデバイスコンタクト、自己整合した局所的相互接続
、及びポリシリコンエミッタを提供し、それらが歩留ま
りを向上させ且つ高利得トランジスタ作用を提供すると
いうことである。
この技術に基づいて製造された装置で得ることの可能な
速度における限定的な要因は、エミッタの寸法である。
エミッタは可及的に小さくすることが所望され、その際
に寄生容量を減少させ且つトランジスタの動作速度を増
加させることが所望される。１−２ミクロンの範囲内の
設計寸法を与える従来の光学的装置で得られるもの以下
にエミッタの寸法を減少させる為には、Ｘ線又は電子ビ
ーム装置等のホトリソグラフィ装置を使用することが必
要となる。
月−」狂 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、この技術のプラスと
なる属性の全てを維持し且つ１ミクロンよりもかなり小
さな幅を持ったエミッタを得ることを可能とするバイポ
ーラ単一ポリプロセスを改良することを目的とする。
本発明の別の目的とするところは、設計基準を緩和させ
たままで又高価なホトリソグラフィ技術を必要とするこ
と無しに小さなエミツタ幅を得ることを可能とすること
である。
盈−双 本発明に拠れば、これらの目的は、デバイスコンタクト
を形成するポリシリコン層の部分に沿ってポリシリコン
側壁を設けることによって達成される。各側壁は、製造
中に例えばエミッタの如き下側に存在するデバイスの幅
を決定するドーパント源として、且つ爾後には、最終的
な構成体におけるこのデバイスへのコンタクトとして両
方の作用を行う、このポリシリコン側壁の厚さ従って下
側に存在するデバイス領域の幅は薄膜ポリシリコン付着
プロセスの適宜の規制によって精密に制御可能であるか
ら、１−２ミクロンの範囲内の比較的緩和された設計基
準を使用し一方サブミクロン及び更にサブミクロンの半
分の幅を持ったエミッタを形成することを可能としてい
る。
本発明のその他の効果の中において、基本的な単一ポリ
プロセスを殆ど修正することがないことがあり、従って
現存する製造技術へ容易に組み込むことが可能なことが
上げられる。更に１本発明の製造方法から得られる構成
は、広いコンタクト領域を小さな幅のデバイスへ結合さ
せることを可能としており、従って比較的低いエミッタ
抵抗を提供している。
失産叢 以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。
第１図を参照すると、バイポーラ単一ポリプロセスに基
づいてトランジスタを製造する場合の最初のステップは
、砒素の如き適宜の不純物をシリコン基板１０内に注入
して、基板の一部内にＮ＋埋込層１２を形成し、且つボ
ロンの如き反対導電型の不純物を注入してＰ＋フィール
ド領域１４を形成する０次いで、基板上にエピタキシャ
ル層１６を約１乃至１．５ミクロンの厚さへ成長させる
か又は付着させる。このエピタキシャル層は、形成した
時にはドープされておらず、且つ爾後に例えば燐等の適
宜の不純物の軽度の注入を与えて、それをＮ型物質とさ
せることが可能である。別法として、このエピタキシャ
ル層はそれが付着される時にドープさせることが可能で
あり、その際に爾後の注入ステップの必要性を回避する
ことが可能である。次いで、このエピタキシャル層を適
宜エツチングし且つ酸化させて、フィールド酸化領域１
８及びエピタキシャル層のコレクタ及びベース領域２１
及び２２を互いに分離させる分離酸化領域２０を与える
。これらのステップの後、シリコンウェハは第１図に示
した如き様相を呈する構成を持っている。
第２図を参照すると、該ウェハを酸化して約１゜０００
−１，５００人の厚さを持った二酸化シリコンの層２３
を与える。次いで、この層を適宜エツチングして、Ｐ＋
フィールド注入物１４上方のエピタキシャル層の領域を
露出させる基板タップ２４を開口させ、且つＮ十埋込層
１２上方のコレクタ領域を露出させる埋込層タップ２６
を開口させる。ベース領域は薄い酸化物層２３によって
被覆されたままである。付加的な燐又は砒素を該埋込層
タップ２６を介して注入させて、露出したコレクタ領域
内の不純物濃度を増加させる。
第３図を参照すると、多結晶シリコン層２８をウェハ上
に約４，５００人の厚さへ付着させる。
所望により、例えば２００人の厚さの酸化物の薄い層を
ポリシリコン層２８上に形成することが可能である０次
いで該ポリシリコン層を適宜マスクして、且つドナー不
純物をポリシリコン層内に注入し、従ってこの層の一部
３０はＮ導電型を持っている０次いで、相補的マスクを
該ポリシリコン層上に形成し、且つ残存する部分３２を
アクセプタ不純物で注入してこの残存する部分をＰ導電
型とさせる。第３図から理解される如く、該ポリシリコ
ン層のＮ型及びＰ型部分は、各部分が二酸化シリコン層
２３下側に配設されている被覆ベース領域に部分的に積
層する様に配列される。ポリシリコン層のＮ型部分３０
は、完全にコレクタ領域と積層し、且つポリシリコン層
のＰ型部分３２は基板タップ２４と積層する。後に明ら
かとなる理由によって、ポリシリコン層のＮ型及びＰ型
部分の間の境界の精密な位置は特に臨界的なものではな
いが、それは好適には酸化層２３によって被覆されてい
るベース領域の略中心に位置される。
ポリシリコン層２８を適宜ドープした後に、窒化物層３
４をその上に付着させる。
第４図を参照すると、ポリ画定マスク（不図示）を窒化
物層３４の上に形成する６次いで、該窒化物層及びポリ
シリコン層を適宜エツチングして。
これらの層をストライプ状に分割させる。図面から理解
される如く、Ｎ導電型のストライプが埋込層タップ２６
上に積層しており、且つＰ導電型のストライプが基板タ
ップ２４上に積層している。
更に、各導電型のストライプはベース領域の夫々両側に
配設されている。この様なポリシリコン層のエツチング
は、反対導電型の２つの部分の間の境界区域を除去し且
つこれらの２つの反対導電型ストライプを互いに分離さ
せる。
ドライ酸化物エッチ、即ち非等方性エッチ、も実施して
、これら２つの反対導電型のポリシリコンスドライブの
間の分離島状部２３から酸化物を除去する０本プロセス
即ち方法のこの時点において、ウェハは第４図に示した
如き構成を持っている。
次いで、ボロン又はその他のアクセプタ不純物の軽度の
ドーズをエピタキシャル層内に注入して、内因的（ｉｎ
ｔｒｉｎｓｉｃ）ベース領域３６を形成する。
次いで、ポリシリコンの第２層３８を全構成体上に付着
させる。この第２層を非等方的にエツチングして、大略
水平方向に配設されている該層の部分を除去するが、垂
直に配設されている部分をそのままとさせる。その結果
得られる構成は、第６図に示した如き様相を持っている
。ポリシリコン側壁リボン４０を、この非等方的エツチ
ングの結果としてポリシリコンスドライブの各々の側部
に沿って形成される。更に、ベース領域３６の中央部分
３６を再度露出させる。
次いで、ウェハを、窒素雰囲気中において９５０℃の温
度で３０分の間アニールさせる。このアニールによって
、ポリシリコンスドライブ内の不純物が前にドープされ
ていないポリシリコン側壁リボン内に拡散される。更に
、これらの不純物は内因的ベース注入物の領域内に拡散
して、外因的（ｅｘｔｒｉｎｓｉｃ）なＰ子ベース領域
４２及びＮ十エミッタ領域４４を形成する（第７図参照
）。
トランジスタの形成を完成する為に、ポリシリコン側壁
リボンを、例えば、水素及び酸素の雰囲気中において８
５０℃で７５分間酸化させる。次いで、残存する窒化物
層３４を除去し、且つウェット酸化物エッチを実施して
該ポリシリコン上に存在する全てのキャップ酸化物層を
除去する。該構成体上にチタンを付着させ、且つ１例え
ば熱パルスによって、第１シリサイド反応を行う。ウエ
ットチタンエッチを実施して、該酸化物領域から全ての
未反応のチタンを除去し、且つ次いで第２熱パルス反応
を実施してチタンシリサイド領域のシート抵抗を減少さ
せる６Ｗｓ後に、メタルコンタクトを従来のマスキング
及びエツチング技術を使用してシリサイド化した領域上
に付着させて、トランジスタのベース、エミッタ、コレ
クタ領域への電気的接続を与える。
前述したことから、ポリシリコン側壁リボンは。
エミッタ及び外因的ベース領域の形成の為のドーパント
供給源として、又Ｉ＆終的な構成体におけるこれらのデ
バイス領域へのコンタクトとしての両方の作用を行う。
エミッタの幅は、マスクよりも。
該側壁リボンの厚さによって制御される。この厚さは、
それが付着される場合にポリシリコン層３８の厚さの適
宜の調節を介して非常に精密に決定することが可能であ
るから、公知で慣用的なプロセスステップを使用して小
さなエミッタ面積を形成することが可能であることが理
解される。従って、１−２ミクロンの範囲内の比較的緩
和された設計基準を使用して、なおかつ小さなエミッタ
面積を形成することが可能である。
本発明によって与えられる制御の程度は、５００人±５
０人の範囲のエミツタ幅が一貫して得られる程度のもの
と推測される。同時に、エミツタ幅それ自身は小さいが
、サブミクロンのデバイスへ結合する為にシリサイド化
ポリシリコンの比較的広い領域が与えられ、その際に低
エミッタ抵抗が提供される。
小さなエミツタ幅と共に、本発明に基づいて製造される
トランジスタの高速化に貢献する別の要因は、ベース注
入の区域が従来のプロセスのものよりも一層小さいとい
うことである。更に特定的に説明すると、この区域は、
過去における如く酸化物部分１８及び２０の間の全区域
２２を被覆するのではなく、二酸化シリコン層２３内の
窓の寸法によって制限されている。
前述した原理に基づいて製造されるトランジスタは、約
７０ピコ秒のゲート遅延を与えるに過ぎないものと推測
される。更に、設計公差を減少させること無しに、本発
明によって与えられる構成体では改良された集積密度を
得ることが可能である。
以上１本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く１本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。例えば、本発
明を特に垂直ＮＰＮバイポーラトランジスタの製造に関
して説明したが１本発明はＰＮＰトランジスタの製造に
適用することも可能である。更に、結果的に得られる構
成体の性能及び集積密度は、より小さな寸法の設計基準
によって又は溝分離又はシリコンオンインシュレータ（
即ち絶縁体上のシリコン）技術等の一層効果的な分前技
術を適用することによって一層改善させることが可能で
ある。又、標準的な単一ポリプロセスのその他の既知の
変形例も本発明の技術的範囲を逸脱すること無しに使用
することも可能である。
【図面の簡単な説明】
第１図乃至第７図は、本発明に基づいて垂直ＮＰＮトラ
ンジスタを製造する場合の逐次的なシリコンウェハの構
成を示した各概略断面側面図、である。 （符号の説明） １０：シリコン基板 １２：埋込層 １４：フィールド領域 １６：エピタキシャル層 １８：フィールド酸化膜 ２３：二酸化シリコン層 ２４：基板タップ ２６：埋込層タップ ２８：ポリシリコン層 ３４：窒化物層 ４０：ポリシリコン側壁リボン ４２：ベース領域 ４４：エミッタ領域 ＦＩ６．Ｉ Ｆ／６．４ ＦＴＣｙ　　タ ＦｌＯ，に ＦＩ（７，７

Claims (1)

  1. 【特許請求の範囲】 １、バイポーラトランジスタの製造方法において、シリ
    コンウェハ上に多結晶シリコンの層を形成して前記層の
    一部は一方の導電型であり且つ前記層の隣接部分は反対
    の導電型であり、前記多結晶シリコン層の前記隣接する
    部分の間にデバイス領域を画定する前記シリコンウェハ
    の区域を露出させ、前記多結晶シリコン層の前記隣接す
    る部分の各々に沿って且つ前記デバイス領域と接触して
    ポリシリコン側壁を形成し、前記ウェハをアニールして
    前記多結晶シリコン層の前記部分の各々内の不純物をそ
    の部分に沿って前記側壁内へ且つ前記デバイス領域内へ
    拡散させ且つその際に前記デバイス領域内にエミッタ及
    びベース区域を形成し、前記多結晶シリコン層の前記隣
    接する部分上にコンタクトを設けてその際に前記ベース
    及びエミッタ区域への電気的接続を確立する、上記各ス
    テップを有することを特徴とする方法。 ２、特許請求の範囲第１項において、前記デバイス領域
    は前記ウェハ内の前記一方の導電型のエピタキシャル層
    内に形成し、且つ前記ウェハは、前記エピタキシャル層
    の下側に配設されている前記一方の導電型の埋込層を有
    しており、且つ本方法は、更に、前記埋込層と電気的接
    触をしている前記ウェハの領域上に前記一方の導電型を
    持った前記多結晶シリコン層の第３部分を形成し、且つ
    前記第３部分上にコンタクトを設けてその際に前記トラ
    ンジスタのコレクタを形成する、上記各ステップを有す
    ることを特徴とする方法。 ３、特許請求の範囲第２項において、前記ウェハは又前
    記反対導電型の埋込層も有しており、且つ本方法が、前
    記反対導電型埋込層と電気的接触している前記ウェハの
    領域上に前記多結晶シリコン層の第４部分を形成し、且
    つ前記第４部分上にコンタクトを設けて前記ウェハの基
    板を電気的にバイアスさせることを可能とする、上記各
    ステップを有することを特徴とする方法。 ４、特許請求の範囲第１項において、前記方法によって
    製造されることを特徴とする生成物。 ５、特許請求の範囲第２項において、前記方法によって
    製造されることを特徴とする生成物。 ６、単一ポリシリコンデバイスコンタクト層を使用して
    トランジスタを製造する方法において、シリコン基板上
    に一方の導電型の埋込層及びエピタキシャル層を形成し
    、前記エピタキシャル層の２つの領域を互いに電気的に
    分離させ、前記領域の一方を絶縁層で被覆する一方前記
    領域の他方を露出させたままとし、前記絶縁層及び前記
    エピタキシャル層の前記露出領域上に多結晶シリコンの
    第１層を付着させ、前記多結晶シリコン層の一部が第１
    導電型であり且つ前記多結晶シリコン層の別の部分が第
    ２導電型である様にドーピングして前記２つの部分の各
    々が前記エピタキシャル層の前記１つの領域に部分的に
    積層し且つ前記２つの部分の一方のみが前記他方の領域
    に積層し、前記第１多結晶層内及び前記絶縁層内に第１
    開口を形成して前記２つの部分を互いに分離させ且つ前
    記一方の領域を露出させ、前記多結晶層内に第２開口を
    形成して前記一方の領域に部分的に積層する前記一部の
    一部を前記他方の領域に積層する前記部分の別の一部か
    ら分離させ、少なくとも前記第１開口内において第２多
    結晶層を付着させ、前記第２層を非等方的にエッチング
    して前記一方の領域の一部を露出させ且つ前記第１層の
    前記分離させた部分上に夫々配設されており且つ前記一
    方の領域と接触している多結晶シリコン側壁リボンを形
    成し、前記第１層の前記２つに分離させた部分の各々か
    ら前記部分上に配設されている夫々の側壁リボン内へ及
    び前記側壁リボンと接触している前記一方の領域の区域
    内へ不純物を拡散させてベース及びエミッタを前記一方
    の領域内に形成し且つ前記側壁が夫々前記ベース及びエ
    ミッタへの電気的接続を形成し、前記第１層の前記一部
    の前記２つの一部の各々の上及び前記第１層の前記他方
    の部分上に電気的コンタクト領域を設ける、上記各ステ
    ップを有することを特徴とする方法。 ７、特許請求の範囲第６項において、前記方法によって
    製造される生成物。 ８、シリコン層内に形成されるデバイス領域の寸法を制
    御する方法において、前記シリコン層上に多結晶シリコ
    ンを付着させ、前記多結晶シリコンをエッチングして前
    記シリコン層から前記多結晶シリコンを幾分除去して前
    記シリコン層とコンタクトを維持する前記多結晶シリコ
    ンの部分は前記デバイス領域に対する所望の幅に対応す
    る幅を持っており、前記多結晶シリコンの前記残存する
    部分から前記シリコン層内に不純物を拡散させてその際
    に前記デバイス領域を形成する、上記各ステップを有す
    ることを特徴とする方法。 ９、シリコン内に制御した幅のデバイス区域を形成する
    方法において、前記シリコン上に絶縁層を設け、前記絶
    縁層上にドープしたポリシリコン層を形成し、前記ポリ
    シリコン層及び前記絶縁層の一部を除去して前記シリコ
    ンを露出し且つ前記ポリシリコン層及び前記絶縁層内に
    側壁を形成し、前記側壁に沿って且つ前記露出したシリ
    コンとコンタクトしてドープしていないポリシリコンリ
    ボンを形成し、前記ドープしたポリシリコン層から前記
    リボンを介して前記露出したシリコン内へ不純物を拡散
    させてその際に前記デバイス区域を画定する、上記各ス
    テップを有することを特徴とする方法。 １０、特許請求の範囲第９項において、前記方法によっ
    て製造した生成物。 １１、特許請求の範囲第１０項において、前記デバイス
    区域は、１ミクロン未満の幅を持ったエミッタを有する
    ことを特徴とする生成物。
JP62213172A 1986-08-28 1987-08-28 ポリシリコンのリボンを具備するバイポ−ラトランジスタの製造 Pending JPS6362270A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/901,501 US4722908A (en) 1986-08-28 1986-08-28 Fabrication of a bipolar transistor with a polysilicon ribbon
US901501 1986-08-28

Publications (1)

Publication Number Publication Date
JPS6362270A true JPS6362270A (ja) 1988-03-18

Family

ID=25414310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62213172A Pending JPS6362270A (ja) 1986-08-28 1987-08-28 ポリシリコンのリボンを具備するバイポ−ラトランジスタの製造

Country Status (5)

Country Link
US (1) US4722908A (ja)
EP (1) EP0258147A3 (ja)
JP (1) JPS6362270A (ja)
KR (1) KR960006108B1 (ja)
CA (1) CA1264381A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0654795B2 (ja) * 1986-04-07 1994-07-20 三菱電機株式会社 半導体集積回路装置及びその製造方法
US4833094A (en) * 1986-10-17 1989-05-23 International Business Machines Corporation Method of making a dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes
US5051805A (en) * 1987-07-15 1991-09-24 Rockwell International Corporation Sub-micron bipolar devices with sub-micron contacts
JPH0282575A (ja) * 1988-09-19 1990-03-23 Toshiba Corp 半導体装置およびその製造方法
US4994400A (en) * 1989-01-27 1991-02-19 Tektronix, Inc. Method of fabricating a semiconductor device using a tri-layer structure and conductive sidewalls
US5144403A (en) * 1989-02-07 1992-09-01 Hewlett-Packard Company Bipolar transistor with trench-isolated emitter
US4980304A (en) * 1990-02-20 1990-12-25 At&T Bell Laboratories Process for fabricating a bipolar transistor with a self-aligned contact
US4987089A (en) * 1990-07-23 1991-01-22 Micron Technology, Inc. BiCMOS process and process for forming bipolar transistors on wafers also containing FETs
US5071780A (en) * 1990-08-27 1991-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reverse self-aligned transistor integrated circuit
US5298786A (en) * 1990-12-06 1994-03-29 International Business Machines Corp. SOI lateral bipolar transistor with edge-strapped base contact and method of fabricating same
US5204275A (en) * 1990-12-26 1993-04-20 North American Philips Corp. Method for fabricating compact bipolar transistor
KR100255512B1 (ko) * 1996-06-29 2000-05-01 김영환 플래쉬 메모리 소자 제조방법
KR100248504B1 (ko) * 1997-04-01 2000-03-15 윤종용 바이폴라 트랜지스터 및 그의 제조 방법
US6781161B1 (en) 2003-04-09 2004-08-24 Teccor Electronics, Lp Non-gated thyristor device
JP2008135504A (ja) * 2006-11-28 2008-06-12 Elpida Memory Inc 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5562725A (en) * 1978-11-03 1980-05-12 Ibm Method of forming narrow diffused region on silicon substrate
JPS5934660A (ja) * 1982-08-21 1984-02-25 Mitsubishi Electric Corp 半導体装置
JPS6187368A (ja) * 1984-07-27 1986-05-02 フエアチアイルド　カメラ　アンド　インストルメント　コ−ポレ−シヨン 自己整合多結晶シリコン電極を持つた集積回路用自己整合金属シリサイドプロセス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53132275A (en) * 1977-04-25 1978-11-17 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its production
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques
JPS588139B2 (ja) * 1979-05-31 1983-02-14 富士通株式会社 半導体装置の製造方法
US4507171A (en) * 1982-08-06 1985-03-26 International Business Machines Corporation Method for contacting a narrow width PN junction region
US4545114A (en) * 1982-09-30 1985-10-08 Fujitsu Limited Method of producing semiconductor device
US4464212A (en) * 1982-12-13 1984-08-07 International Business Machines Corporation Method for making high sheet resistivity resistors
US4583106A (en) * 1983-08-04 1986-04-15 International Business Machines Corporation Fabrication methods for high performance lateral bipolar transistors
US4555842A (en) * 1984-03-19 1985-12-03 At&T Bell Laboratories Method of fabricating VLSI CMOS devices having complementary threshold voltages
US4599789A (en) * 1984-06-15 1986-07-15 Harris Corporation Process of making twin well VLSI CMOS
NL8402856A (nl) * 1984-09-18 1986-04-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5562725A (en) * 1978-11-03 1980-05-12 Ibm Method of forming narrow diffused region on silicon substrate
JPS5934660A (ja) * 1982-08-21 1984-02-25 Mitsubishi Electric Corp 半導体装置
JPS6187368A (ja) * 1984-07-27 1986-05-02 フエアチアイルド　カメラ　アンド　インストルメント　コ−ポレ−シヨン 自己整合多結晶シリコン電極を持つた集積回路用自己整合金属シリサイドプロセス

Also Published As

Publication number Publication date
KR960006108B1 (ko) 1996-05-08
EP0258147A2 (en) 1988-03-02
KR880003438A (ko) 1988-05-17
CA1264381A (en) 1990-01-09
EP0258147A3 (en) 1988-08-10
US4722908A (en) 1988-02-02

Similar Documents

Publication Publication Date Title
CA2024640C (en) Bicmos process
US4521448A (en) Method of manufacturing semiconductor device
US4786609A (en) Method of fabricating field-effect transistor utilizing improved gate sidewall spacers
US4839305A (en) Method of making single polysilicon self-aligned transistor
JP2746225B2 (ja) 半導体装置及びその製造方法
US5196356A (en) Method for manufacturing BICMOS devices
JPS6362270A (ja) ポリシリコンのリボンを具備するバイポ−ラトランジスタの製造
US5541121A (en) Reduced resistance base contact method for single polysilicon bipolar transistors using extrinsic base diffusion from a diffusion source dielectric layer
EP0518611B1 (en) Method of fabricating a semiconductor structure having MOS and bipolar devices
US4674173A (en) Method for fabricating bipolar transistor
JPH06101473B2 (ja) 半導体装置
US5409843A (en) Method of producing a semiconductor device by forming contacts after flowing a glass layer
JPH0727915B2 (ja) 半導体装置の製造方法
JPH0241170B2 (ja)
EP0126292B1 (en) Semiconductor device having an element isolation layer and method of manufacturing the same
JPH0581051B2 (ja)
JP2622047B2 (ja) 半導体デバイスおよびその製造方法
US6331727B1 (en) Semiconductor device and method of fabricating the same
JP3165715B2 (ja) 半導体装置の製造方法
JP2680358B2 (ja) 半導体素子の製造方法
JP3070392B2 (ja) 半導体装置
JP2870757B2 (ja) Ｍｉｓ型トランジスタの製造方法
JP3848782B2 (ja) 半導体装置の製造方法
JP2712889B2 (ja) 半導体装置の製造方法
JPH05283623A (ja) ＢｉＣＭＯＳ集積回路装置の製造方法