JPS6362147B2

JPS6362147B2 -

Info

Publication number: JPS6362147B2
Application number: JP57036096A
Authority: JP
Priority date: 1982-03-08
Filing date: 1982-03-08
Publication date: 1988-12-01
Also published as: JPS58153444A

Description

【発明の詳細な説明】本発明は直列データ試験装置に関する。

電子計算機（コンピユータ）の発達に伴ない、
データ伝送が盛んに利用されるようになつた。デ
ータ伝送では、モデル（MODEM、即ち
Modulator／Demodulatorの略）を含む伝送回
線が使用され、伝送されるデータは直列（シリア
ル）データである。

データ伝送の利用に伴ない、データ伝送回線の
信号を測定する直列データ測定装置がいくつか提
案されている。従来の直列データ測定装置は取込
記憶回路を有し、単に直列データを取り込んで測
定するもの、直列データをパラレル・データに変
換して測定するもの、或いはトリガ機能を有する
ものがある。しかし、これら従来の測定装置で
は、総ての記憶データの中に含まれるサーチ・ワ
ード（検索データ）の総数を計数して表示する機
能がなく、また、記憶データの総てを表示画面上
に同時に表示することは通常出来ないので、画面
上に表示されたサーチ・ワードが全サーチ・ワー
ドの中の何番目に相当するかを簡単に知ることは
出来なかつた。更に、表示画面上において、カー
ソルで指示されたアドレスとその近傍にあるサー
チ・ワードのアドレスとの相対的な位置関係も知
ることが出来なかつた。従つて、記憶された取り
込みデータから特定のサーチ・ワードを検索して
個々のサーチ・ワードの確認をする際に極めて不
便であつた。

従つて、本発明の目的は、伝送回線からの直列
データを記憶し、記憶データの中の特定のサー
チ・ワードの総数を求めると共に、該サーチ・ワ
ードの総数に対して、画面上のカーソルに指示さ
れたアドレス位置の近傍にある特定のサーチ・ワ
ードの位置関係を表示し得る直列データ試験装置
を提供することである。

以下、添付の図面を参照して本発明の好適実施
例を説明する。

第１図は、本発明の方法を実施するための直列
データ測定装置の一例を示すブロツク図である。
プローブ１０の出力端は、装置の入力端１１及び
比較器１２を介し、USART（Universal
Synchronous／Asynchronous Receiver／
Transmitterの略であり、例えばインテル社製の
8251A）（）１４に接続している。比較器１２
は、プローブ１０からの入力論理データのレベル
を、第１図に示す各ブロツクに適した論理レベル
（例えば、TTL（トランジスタ・トランジスタ・
レベル））に変換し、USART（）１４に供給す
る。したがつて、比較器１２を用いたことによ
り、プローブ１０から入力される論理データのレ
ベルは、任意でよいという特徴がある。USART
（）１４は、データ・レジスタ及びステイタ
ス・レジスタを有し、入力シリアル（直列）信号
をパラレル（並列）信号に変換し、後述する
CPUからの命令に従い、入力データをデータ・
レジスタに記憶すると共に、入力データのエラー
を検出して、そのエラー情報をステイタス情報と
してステイタス・レジスタに記憶する。尚、ステ
イタス情報とは、パリテイ・エラー、オーバーラ
ン・エラー、フレミング・エラー等に関する情報
である。１６は切換えスイツチ（例えば、MOS
（金属酸化被膜半導体）スイツチ）であり、キー
ボードからの指示により、同期方式
（Synchronous Mode）の場合にはUSART（）
１４を外部同期端子１８に接続し、調歩方式
（Asynchronous Mode）の場合にはUSART
（）１４を分周器２０に接続する。分周器２０
は、レジスタ（或いは、シリアル・パラメータ・
レジスタ）２６に記憶されているボー・レート
（Baud Rate、即ち伝送速度）情報に基づき、ラ
イン２１を介して印加されるクロツク信号周波数
を分周し、所定のクロツク信号を、スイツチ１６
を介してUSART（）１４に出力する。緩衝器
（或はデータ・トランシーバ）２２の一端は、バ
ス２４を介し、USART（）１４、レジスタ２
６、USART（）２８に接続し、後述するよう
に、情報の授受を行う。USART（）１４と同
様の機能を有するUSART（）２８は、適当な
接続具（例えばRS―232―Ｃ）に接続している。
尚、RS―232―Ｃは、遠隔制御の際に用いられる
と共に、後述する伝送回線の試験の際にも用いら
れる。RS―232―Ｃは当業者間で周知なので、詳
細な説明は省略する。分周器３２は、分周器２０
と同一機能を有する。３４はアドレス・デコーダ
であり、ライン３６，３８を介し、USART（）
１４のデータ・レジスタ及びステイタス・レジス
タを交互に選択し、記憶されているデータ及びス
テイタス情報を、バス２４、緩衝器２２、CPU
バス４０を介してRAM（ランダム・アクセス・
メモリ）５０のCPU・RAMに順次記憶させる。
同様に、アドレス・デコーダ３４は、USART
（）２８が選択された場合（即ち、伝送回線の
試験の場合）、ライン４２及び４４を介し、
USART（）２８のデータ・レジスタ及びステ
イタス・レジスタを交互に選択し、記憶されてい
るデータ及びステイタス情報を、バス２４、緩衝
器２２、CPUバス４０を介してRAM５０の
CPU・RAMに順次記憶させる。CPUバス４０に
は、表示装置４６、CPU４８、RAM５０、
ROM（リード・オンリ・メモリ）５２、カーソ
ルを制御したりサーチ・ワード（検索データ）を
設定したりするキーボード５４、クロツク５６が
接続しているが、これらの動作及び機能は、当業
者間で周知なので、説明を省略する。尚、表示装
置４６は、ラスタ・スキヤン方式が望ましい。

第２図は、第１図の表示装置４６に表示される
本発明に係る表示画面の一例を示す図である。第
２図において、最上段の四角で囲つたSRCHは、
この右側の表示がキーボード５４によつて設定さ
れた特定のサーチ・ワードに関する情報であるこ
とを示している。即ち、↑50/73という表示は、
RAM５０に記憶されている全データの中から、
CPU（処理手段）４８によつて検索され、求めら
れた特定のサーチ・ワードの総数が73個である事
を示すと共に、これら73個のサーチ・ワードをア
ドレス値の小さい方（表示画面上では上方）から
順次数えて、50番目に相当するサーチ・ワードの
位置に対して、キーボード５４により制御される
カーソルの指示アドレスとの位置関係を記号
「↑」で示している。つまり、カーソルの位置よ
り前（上方）にあるサーチ・ワードの中で最もカ
ーソルの位置に近いものが上記50番目のサーチ・
ワードなのである。換言すれば、カーソルの位置
より前（上方）に、50個のサーチ・ワードが含ま
れている事を示している。２段目の四角で囲つた
WORDは、右側にサーチ・ワードが表示されて
いることを示し、四角で囲つた4F、1001111、及
びＯは夫々サーチ・ワードを示し、夫々16進、２
進、ASCで表したものである。３番目の四
角で囲つたHEXは真上の表示4Fが16進であるこ
とを示し、76543210は下に表示したデータのビツ
ト番号を示し、同じく四角で囲つたASCは
真上の表示ＯがASC（American Standard
Code for Informatin Interchange）であること
を示し、ERRは、その下の表示（Ｐ、Ｆ、Ｏ）
により、左側の対応するデータに存在するエラー
及びその種類を示すことを意味する。尚、略号
Ｐ、Ｆ、Ｏについては後述する。表示画面の４段
目以降の左端のブロツクの数字95乃至108は夫々
データが記憶されている記憶回路のアドレスを示
し、左から２番目のブロク（HEX表示の下）の
数字及びアルフアベツドは、左端に示した記憶回
路のアドレスに記憶されているデータを夫々16進
で表したものであり、左から３番目のブロツクは
左端のブロツクに示した記憶回路のアドレスに記
憶されているデータを夫々２進で表したものであ
り、左から４番目のブロツクのアルフアベツト
は、左端のブロツクに示した記憶回路のアドレス
に記憶されているデータを夫々ASCで表し
たものであり、右端のブロツクの符号Ｐ、Ｆ、Ｏ
は、対応する左側のデータに、夫々パリテイ・エ
ラー（Ｐ）、フレミング・エラー(F)、オーバーラ
ン・エラー（Ｏ）があることを示している。ここ
で、「オーバーラン・エラー」とは、CPUが或る
キヤラクタを読み終わる以前に、次にキヤラクタ
が準備される誤動作を指し、「フレミング・エラ
ー」とは、調歩方式において、ワードの夫々の終
りで有効ストツプ・ビツトを検出出来ない場合を
指している。尚、表示画面の５番目及び14段目の
4F、1001111、Ｏを四角で囲つたのは（実際の表
示画面では、例えば、白黒反転）、これらがサー
チ・ワードであることを示し、サーチ・ワードを
簡単に識別できるようにするためである。第２図
の表示画面で、数字の０に斜線を入れたのは、ア
ルフアベツトのＯとの区別を明瞭にするためであ
る。表示画面最上段のの↑印は、例えば、カーソ
ルを表示画面上で下方から上方に移動させた場
合、何れかのサーチ・ワードを通過した場合に表
示するようにすれば都合がよい。逆に、カーソル
を表示画面上で上方から下方に移動させ、何れか
のサーチ・ワードを通過した場合に、第３図に示
すように、↓印を表示するようにすれば、測定或
いは試験に際して便利がよい。第３図は、第２図
と異なる表示例の場合の画面の一部を示してい
る。カーソルを下から上方向へ移動して48番目の
サーチ・ワードを通過した場合の↓48/73という
表示は、73個の全サーチ・ワードの中で、48番目
のサーチ・ワードの位置とカーソルの位置との関
係を記号「↓」で示している。即ち、カーソルの
位置より後（下方）にあるサーチ・ワードの中
で、最もカーソルに近いものが上記48番目のサー
チ・ワードである事を示している。この場合、47
個のサーチ・ワードがカーソルより前（上方）に
ある事になるので、上述の表示方法の場合には、
↑47/73のように表示しても結局同じことを意味
する。尚、カーソルが丁度サーチ・ワードの箇所
に位置する場合には、例えば、→印或いは←印を
表示するようにすれば測定に便利である。

このように、本発明によれば、パリテイ・エラ
ー、オーバーラン・エラー、或いはフレミング・
エラー等が存在する場合には、取込んだデータの
表示と同時にこれらのエラー表示を行い、更に、
データ表示と同時に、サーチ・ワードを16進（或
いは８進）、２進、ASC、或いはEBCDICで
表示し、更に又、伝送回線から取り込んだデータ
からサーチ・ワード数を計数し、サーチ・ワード
とカーソルの位置関係を表示しているので、デー
タ伝送回線の測定が簡単に行えるという利点があ
る。

第４図は、第２図及び第３図で説明した本発明
に係る機能を利用し、実際に伝送回線を試験する
方法をブロツクで模擬的に示した図である。

第４図において、データ発生手段であるコンピ
ユータ６０は、適当なバス６２を介してモデム６
４に接続し、後述する第１信号を発生する。モデ
ム６４は、伝送回線６６を介して他のモデム６８
に接続している。７０は、本発明に係る方法を実
施する伝送回線の直列データ測定装置（第１図参
照）であり、コンピユータ６０からの第１信号を
受けると、第２信号を出力する。７２は第１図に
示したRS―232―Ｃ等の接続具、７４は第１図の
プローブ１０に相当するプローブであり、バス７
２の受信信号線（直列データ測定装置７０からみ
て）に接続する。尚、第４図において、被試験伝
送回線は、バス６２から、モデム６４、伝送回線
６６、モデム６８、バス７２に至る回線である。
後述するように、コンピユータ６０は、直列デー
タ測定装置７０から第２信号を受けると所定の第
３信号（直列データ）を所定回数出力する。この
ように、直列データ測定装置７０は、コンピユー
タ６０と上記の第１乃至第３信号の送受を繰り返
えし、直列データ測定装置７０は第３信号に基づ
いて伝送回線の試験を行う。

次に、第１図及び第２図を参照し、本発明に係
る伝送回線のデータ測定及び伝送回線の試験方法
を、番号を付し、順を追つて詳細に説明する。

(1) キーボードからUSART関係の設定を、下に
示すＡ）乃至Ｇ）のように行う。尚、伝送回線
のデータを単に監視或いは測定するだけの場合
には、第１図のUSART（）を選択し、伝送
回線の試験を行う場合には、USART（）及
び（）の両方を選択する。

Ａ伝送回線のデータが同期方式か調歩方式か
を調べ、何れの方式かを設定する。

Ｂ同期方式の場合には外部クロツクを選択
し、調歩方式の場合には内部クロツクを選択
する。

Ｃ同期方式の場合には同期キヤラクタを設定
する。

Ｄ調歩方式の場合（即ち、内部クロツクの場
合）には、ボー・レートを設定する。

Ｅ調歩方式の場合には、ストツプ・ビツト長
を設定する。

Ｆデータのキヤラクタ長を設定する。

Ｇパリテイが偶か奇か、或いは「なし」かを
設定する。

上記Ａ）乃至Ｇ）の設定値（或いは選択値）
は、RAM５０のCPU・RAMに記憶される。
Ｂ）及びＤ）の設定値は、CPU・RAMから
CPUバス４０及び緩衝器２２を介してレジス
タ２６に記憶され、スイツチ１６及び分周器２
０を制御する。一方、Ａ）、Ｃ）、Ｅ）、Ｆ）、及
びＧ）の設定値は、CPUバス４０及び緩衝器
２２を介し、USART（）、或いはUSART
（）及び（）に転送される。

(2) キーボードよりトリガ・ワードを設定する。
第１図に示した実施例では、内部トリガ方式の
みを示しているのでトリガ・ワードの設定が必
要であるが、外部トリガ方式の場合には、外部
トリガ入力端子に入力されるパルスの立上りで
トリガするのか、或いは立下りでトリガするの
かを選択する必要がある。

(3) キーボードからデータ取込み開始命令を入力
する。

(4) 上記の設定条件に応じ、USART（）、或い
はUSART（）及び（）はシリアルデータ
をパラレルデータに変換し、データをUSART
内のデータ・レジスタに記憶し、データのステ
イタス情報があればその情報をUSART内のス
テイタス・レジスタに記憶する。

(5) CPU４８からのアドレス信号により、アド
レス・デコーダ３４は、ライン３６，３８（伝
送回線の試験の場合には、ライン３６，３８，
４２，４４）を介し、USART内のデータ・レ
ジスタ及びステイタス・レジスタを交互に選択
する。

(6) USART内のデータ及びステイタス情報を、
CPU・RAMの第１及び第２領域に順次記憶す
る。尚、本実施例のように内部トリガ方式の場
合には、CPU４８は、データをCPU・RAMの
第１領域に記憶する前に、トリガ・ワードと比
較する。

(7) トリガ・ワードを検出し、更に所定時間経過
後（即ち、所定のクロツク信号を計数した後）、
アドレス・デコーダ３４はUSARTの選択を停
止する（即ち、データの取込みを停止する）。

(8) CPU・RAMの第１及び第２領域のデータ及
びステイタス情報の内、最も古いデータ及びス
テイタス情報が、最も小さいアドレスになるよ
うに整理してCPU・RAMの第３及び第４領域
に夫々転送する。尚、データ取込みを停止した
際に指定されたアドレスを記憶しておくように
すれば、上記の第３及び第４領域への転送は必
要ない。

(9) キーボードから、Ａデータ表示の命令を入力する。

Ｂカーソル・アドレスを設定する、即ち記憶
回路に記憶されているデータ及びステイタス
情報のどの部分からデータ等を表示するかを
決定する。

(10) 設定されたカーソル・アドレスから始まる14
個（第２図に示した本実施例の場合）のデータ
をCPU・RAMの第３領域から取り出し（アド
レスを整理して第１領域から転送した場合）、
HEX（16進）及びASCII等に変換し、これらの
表示コード（フオント）をRAM５０の表示領
域に記憶する。更に、アドレスその他の表示情
報も表示コードとしてRAM５０の表示領域に
記憶する。尚、16進表示は８進表示でもよく、
ASCはEBCDICでもよいことは勿論であ
る。

(11) 設定されたカーソル・アドレスから始まる14
個のステイタスをCPU・RAMの第４領域から
取り出し（アドレスを整理して第２領域から転
送した場合）、パリテイ・エラー、オーバーラ
ン・エラー、フレミング・エラーを検出し、こ
れらを表示コードとしてRAM５０の表示領域
に記憶する。

(12) RAM５０の表示領域の内容を繰返し読み出
し、表示装置４６で表示する。

次に、第５図のフローチヤート（流れ図）を参
照し、第１図に示した測定装置を伝送回線の試験
に応用する場合を、更に詳しく説明する。尚、
USART関係の設定、データ及びステイタス情報
の表示等は、上記(1)乃至(12)で説明したと同様であ
る。第５図において、ステツプ８０：コンピユータ（データ発生手
段）が「＜」（プロンプト）信号（第１信号）
を出力し、直列データ測定装置（第１図参
照、以下同様）が、「＜」（第１信号）を受信
すると「TYPE ABC」（第２信号）を出力
し、データ発生手段が「TYPE ABC」（第
２信号）を受信すると「ABC……XYZ」
（第３信号）を所定回数出力するように設定
する。更に、直列データ測定装置側におい
て、トリガ・ワードを「……」
（即ち「ABC……XYZ」以外の順序に組み
合わされた総てのワード）をトリガ・ワード
とする。

ステツプ８２：データ発生手段が、第１信号で
ある「＜」を出力する。

ステツプ８４：直列データ測定装置が「＜」
（第１信号）を受信すると、CPU４８からの
指示により、「TYPE ABC」（第２信号）を
出力する。

ステツプ８６：データ発生手段は、「TYPE
ABC」（第２信号）を受信すると、「ABC…
…XYZ」（第３信号）を所定回数出力する。
尚、データ発生手段が第２信号を受信した際
何個の第３信号を出力するかはソフトウエア
の問題であり、予め所望個数を設定しておけ
ばよい。

ステツプ８８：直列データ測定装置が、第３信
号を取り込む。

ステツプ９０：直列データ測定装置内部におい
てトリガ・ワードを検出したならば
（YES）、ステツプ９２に行く。一方、所定
個数の第３信号を取り込み、取り込んだデー
タ中にトリガ・ワードが検出されなければ
（NO）、ステツプ８２に行く。

ステツプ９２：伝送回線からのデータの取込み
を停止する。

以上、第５図のフローチヤートを説明したが、
第１乃至第３信号の具体的なデータは例示であ
り、上記以外のデータを使用してもよいことは勿
論である。

以上説明したように、本発明の直列データ試験
装置によれば、伝送回線からの直列データを記憶
し、全記憶データの中から特定のサーチ・ワード
を検索してサーチ・ワードの総数を求めると共
に、画面上のカーソルが指示しているアドレスよ
り前に含まれているサーチ・ワードの数も求め、
全サーチ・ワード数及びカーソルの位置より前に
あるサーチ・ワードの数を表示出来る。よつて、
画面上に一部の記憶データしか表示出来ないにも
かかわらず、表示されたカーソルと、近傍のサー
チ・ワードの位置及びサーチ・ワードの総数との
関係が一目瞭然となり、全記憶データから特定の
検索データを試験する際に、極めて便利である。

以上、本発明の実施例を説明したが、本実施例
を変形変更することは当業者にとつて容易であ
る。例えば、伝送回線の試験の場合に、USART
（）及び（）の両方を使用したが、USART
（）のみを用いるように変更してもよい。更に、
第１図のブロツクでは、外部トリガに関する部分
を省略したが、外部トリガを用いることができる
ようにしてもよい。又、USARTの代りに、SIO
（Serial Output Input controller、例えば、ザイ
ログSIO）、或いは、SPCC（Synchronous
Protocol Communication Controller、例えば、
フエアチヤイルド3848）を用いてもよい。

【図面の簡単な説明】

第１図は、本発明の直列データ試験装置の１実
施例のブロツク図、第２図は、第１図の表示装置
の表示例を示す図、第３図は、第２図の表示例を
変更した場合の表示例の一部分を示す図、第４図
は、本発明の試験装置の使用方法を示す図、第５
図は、本発明の試験装置の伝送回線の試験の場合
の処理手順の一例を示す図である。４６…表示手段、４８…CPU（処理手段）、５
０…RAM（記憶手段）、５４…キーボード（設定
手段及びカーソル制御手段）。

Claims

【特許請求の範囲】１伝送回線からの直列データを試験する直列デ
ータ試験装置において、上記直列データを記憶する記憶手段と、該記憶手段に記憶されたデータを表示する表示
手段と、該表示手段に表示されたカーソルの位置を制御
するカーソル制御手段と、検索データを設定する設定手段と、上記記憶手段に記憶された総てのデータに含ま
れている上記検索データの総数を求めると共に、
上記カーソルの位置に対応する上記記憶手段のア
ドレスまでに記憶された上記検索データの数を求
め、該検索データの数及び上記検索データの総数
を上記表示手段に表示する処理手段とを具えるこ
とを特徴とする直列データ試験装置。