JPS6359183B2 - - Google Patents
Info
- Publication number
- JPS6359183B2 JPS6359183B2 JP22266783A JP22266783A JPS6359183B2 JP S6359183 B2 JPS6359183 B2 JP S6359183B2 JP 22266783 A JP22266783 A JP 22266783A JP 22266783 A JP22266783 A JP 22266783A JP S6359183 B2 JPS6359183 B2 JP S6359183B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- data
- message
- relay processing
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012545 processing Methods 0.000 claims description 61
- 230000008878 coupling Effects 0.000 claims description 26
- 238000010168 coupling process Methods 0.000 claims description 26
- 238000005859 coupling reaction Methods 0.000 claims description 26
- 238000012546 transfer Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 4
- 238000010561 standard procedure Methods 0.000 claims description 3
- 230000015654 memory Effects 0.000 description 10
- 238000003672 processing method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、複数の計算機により構成される計
算機システムにおいて、計算機間でメツセージ及
びデータの転送を行うための計算機間結合装置に
関するものである。
算機システムにおいて、計算機間でメツセージ及
びデータの転送を行うための計算機間結合装置に
関するものである。
従来この種の装置として第1図に示すものがあ
つた。図において1,2,3はそれぞれ計算機
1、2、3で、11,21,31はそれぞれ計算
機11、22、33の中央処理装置1、2、3で
ある。12は計算機11の主メモリ、15,16
はそれぞれ計算機11内に設けられた計算機間結
合装置1−2、及び1−3、23は計算機22内
に設けられた計算機間結合装置2−1、33は計
算機33内に設けられた計算機間結合装置3−1
である。以下各部分に符号を付して表す場合は装
置名の末尾の数字は省略する。121,122,
123,124,125,126は主メモリ12
に格納されている計算機間結合に関するプログラ
ムであつて、121は計算機2に対するメツセー
ジ中継処理プログラム、122は計算機2に対す
るデータ中継処理プログラム、123は計算機2
に対する拡張中継処理プログラム、124は計算
機3に対するメツセージ中継処理プログラム、1
25は計算機3に対するデータ中継処理プログラ
ム、126は計算機3に対する拡張中継処理プロ
グラムである。
つた。図において1,2,3はそれぞれ計算機
1、2、3で、11,21,31はそれぞれ計算
機11、22、33の中央処理装置1、2、3で
ある。12は計算機11の主メモリ、15,16
はそれぞれ計算機11内に設けられた計算機間結
合装置1−2、及び1−3、23は計算機22内
に設けられた計算機間結合装置2−1、33は計
算機33内に設けられた計算機間結合装置3−1
である。以下各部分に符号を付して表す場合は装
置名の末尾の数字は省略する。121,122,
123,124,125,126は主メモリ12
に格納されている計算機間結合に関するプログラ
ムであつて、121は計算機2に対するメツセー
ジ中継処理プログラム、122は計算機2に対す
るデータ中継処理プログラム、123は計算機2
に対する拡張中継処理プログラム、124は計算
機3に対するメツセージ中継処理プログラム、1
25は計算機3に対するデータ中継処理プログラ
ム、126は計算機3に対する拡張中継処理プロ
グラムである。
図に示す例では、計算機1はデータの演算、記
録等の主処理を行う計算機であり、仮に主処理計
算機と称するとすれば、計算機2,3は計算機1
で行う処理の前処理としてデータの入出力処理、
伝送制御等を行う計算機であり前処理計算機と称
することができる。計算機1,2,3ではそれぞ
れ異なるメツセージ及びデータのフオーマツトを
持つ。
録等の主処理を行う計算機であり、仮に主処理計
算機と称するとすれば、計算機2,3は計算機1
で行う処理の前処理としてデータの入出力処理、
伝送制御等を行う計算機であり前処理計算機と称
することができる。計算機1,2,3ではそれぞ
れ異なるメツセージ及びデータのフオーマツトを
持つ。
次に動作について説明する。計算機1,2間で
メツセージ、データを転送する場合は、送り側中
央処理装置でメツセージ及びデータを規定された
フオーマツトに編集し、処理を規定するヘツダ等
を付与した後、計算機間結合装置で、誤り制御、
同期のための符号化等を施し、すなわち、符号誤
り制御ビツト及び同期ビツトを付加して、相手側
計算機へ転送する。相手側計算機ではその計算機
間結合装置で同期ビツトによりフレーム同期をと
り、符号誤りを検査又は訂正し、すなわち、符号
化された信号を復号化した後、その中央処理装置
ではヘツダをもとにメツセージ、データの処理を
行う。
メツセージ、データを転送する場合は、送り側中
央処理装置でメツセージ及びデータを規定された
フオーマツトに編集し、処理を規定するヘツダ等
を付与した後、計算機間結合装置で、誤り制御、
同期のための符号化等を施し、すなわち、符号誤
り制御ビツト及び同期ビツトを付加して、相手側
計算機へ転送する。相手側計算機ではその計算機
間結合装置で同期ビツトによりフレーム同期をと
り、符号誤りを検査又は訂正し、すなわち、符号
化された信号を復号化した後、その中央処理装置
ではヘツダをもとにメツセージ、データの処理を
行う。
計算機1においては上記の処理はプログラム1
21,122に従つて行われる。メツセージ及び
データのフオーマツト等を変更する必要があると
きは、これらのプログラム121,122を変更
する。
21,122に従つて行われる。メツセージ及び
データのフオーマツト等を変更する必要があると
きは、これらのプログラム121,122を変更
する。
上記のようなメツセージ転送、データ転送を組
み合せたり、標準的な手順を少し変更したりする
任意の拡張中継処理を行う場合は、プログラム1
23に従つて中継処理を行う。この中継処理の処
理方法を変化する場合はプログラム123を変更
する。
み合せたり、標準的な手順を少し変更したりする
任意の拡張中継処理を行う場合は、プログラム1
23に従つて中継処理を行う。この中継処理の処
理方法を変化する場合はプログラム123を変更
する。
計算機1,3間でメツセージ、データを転送す
る場合の動作では、計算機間結合装置16,33
が用いられ、プログラム124,125,126
によつて制御される以外は計算機1,2間の場合
の動作と同様である。
る場合の動作では、計算機間結合装置16,33
が用いられ、プログラム124,125,126
によつて制御される以外は計算機1,2間の場合
の動作と同様である。
従来の計算機間結合装置は以上のように構成さ
れているので、中央処理装置11が主メモリ12
にアクセスして、プログラム121,122,1
23,124,125,126のいずれかを読出
して実行せねばならず、またこれらのプログラム
を変更する場合には中央処理装置11が主メモリ
12にアクセスして変更しなければならないの
で、中央処理装置11の負荷が大きくなるという
欠点があつた。
れているので、中央処理装置11が主メモリ12
にアクセスして、プログラム121,122,1
23,124,125,126のいずれかを読出
して実行せねばならず、またこれらのプログラム
を変更する場合には中央処理装置11が主メモリ
12にアクセスして変更しなければならないの
で、中央処理装置11の負荷が大きくなるという
欠点があつた。
この発明は上記のような従来のものの欠点を除
去するためになされたもので、この発明では、各
相手側計算機に対するメツセージ中継処理プログ
ラム、データ中継処理プログラム、拡張中継処理
プログラムを対応する計算機間結合装置の管理す
る記憶領域内に格納し、当該計算機間結合装置に
よりその記憶領域の読出し及び書込みを実行する
ことにより、中央処理装置の負荷を軽減し、かつ
主メモリの内容を変更することなしに転送処理方
法を変更することができるようにしたものであ
る。
去するためになされたもので、この発明では、各
相手側計算機に対するメツセージ中継処理プログ
ラム、データ中継処理プログラム、拡張中継処理
プログラムを対応する計算機間結合装置の管理す
る記憶領域内に格納し、当該計算機間結合装置に
よりその記憶領域の読出し及び書込みを実行する
ことにより、中央処理装置の負荷を軽減し、かつ
主メモリの内容を変更することなしに転送処理方
法を変更することができるようにしたものであ
る。
以下この発明の実施例を図面について説明す
る。第2図はこの発明の一実施例を示すブロツク
図で、第2図において第1図と同一符号は同一又
は相当部分を示し、13,14はそれぞれこの発
明の計算機間結合装置1−2、1−3で第1図の
15,16に対応する。131,132,133
はそれぞれ計算機間結合装置13内に設けられた
メツセージ中継処理部、データ中継処理部、拡張
中継処理部であり、141,142,143はそ
れぞれ計算機間結合装置14内に設けられたメツ
セージ中継処理部、データ中継処理部、拡張中継
処理部である。これら処理部131,132,1
33,141,142,143には第1図に示す
プログラムメモリ121,122,123,12
4,125,126をそれぞれ内蔵し、このプロ
グラムメモリを読出して、読出したプログラムを
実行する処理装置を備えており、また、この処理
装置によりプログラムメモリの書き変えが行われ
る。
る。第2図はこの発明の一実施例を示すブロツク
図で、第2図において第1図と同一符号は同一又
は相当部分を示し、13,14はそれぞれこの発
明の計算機間結合装置1−2、1−3で第1図の
15,16に対応する。131,132,133
はそれぞれ計算機間結合装置13内に設けられた
メツセージ中継処理部、データ中継処理部、拡張
中継処理部であり、141,142,143はそ
れぞれ計算機間結合装置14内に設けられたメツ
セージ中継処理部、データ中継処理部、拡張中継
処理部である。これら処理部131,132,1
33,141,142,143には第1図に示す
プログラムメモリ121,122,123,12
4,125,126をそれぞれ内蔵し、このプロ
グラムメモリを読出して、読出したプログラムを
実行する処理装置を備えており、また、この処理
装置によりプログラムメモリの書き変えが行われ
る。
次に、計算機1,2間でメツセージ、データを
転送する場合について説明する。計算機1が送り
側になる場合には、メツセージ中継処理部131
及びデータ中継処理部132で、メツセージ及び
データを、規定されたフオーマツトに編集し、処
理を規定するヘツダ等を付与した後、誤り制御、
同期のための符号化等を施して計算機2へ転送す
る。計算機2における動作は第1図について説明
した所と同様で、計算機間結合装置23で復号化
した後、中央処理装置21ではヘツダをもとにメ
ツセージ、データの処理を行う。
転送する場合について説明する。計算機1が送り
側になる場合には、メツセージ中継処理部131
及びデータ中継処理部132で、メツセージ及び
データを、規定されたフオーマツトに編集し、処
理を規定するヘツダ等を付与した後、誤り制御、
同期のための符号化等を施して計算機2へ転送す
る。計算機2における動作は第1図について説明
した所と同様で、計算機間結合装置23で復号化
した後、中央処理装置21ではヘツダをもとにメ
ツセージ、データの処理を行う。
計算機1が受け側になる場合には、送り側中央
処理装置21で、メツセージ及びデータを、規定
されたフオーマツトに編集し、処理を規定するヘ
ツダを付した後、計算機間結合装置23で誤り制
御、同期のための符号化等を施して相手計算機1
へ転送する。計算機1では計算機間結合装置13
で復号した後、中継処理部131,132でヘツ
ダをもとにメツセージ、データの処理を行う。
処理装置21で、メツセージ及びデータを、規定
されたフオーマツトに編集し、処理を規定するヘ
ツダを付した後、計算機間結合装置23で誤り制
御、同期のための符号化等を施して相手計算機1
へ転送する。計算機1では計算機間結合装置13
で復号した後、中継処理部131,132でヘツ
ダをもとにメツセージ、データの処理を行う。
上記のようなメツセージ転送、データ転送を組
み合せたり、標準的な手順を少し変更したりする
任意の拡張中継処理を行う場合は、拡張中継処理
部133に格納されているプログラムを中継処理
部133で読出して、そのプログラムに従つて処
理を行う。
み合せたり、標準的な手順を少し変更したりする
任意の拡張中継処理を行う場合は、拡張中継処理
部133に格納されているプログラムを中継処理
部133で読出して、そのプログラムに従つて処
理を行う。
計算機1と計算機3との間でメツセージ、デー
タを転送する場合の動作では、計算機間結合装置
14,33が用いられ中継処理部141,14
2,143によつて処理される以外は計算機1,
2間の場合の動作と同様である。
タを転送する場合の動作では、計算機間結合装置
14,33が用いられ中継処理部141,14
2,143によつて処理される以外は計算機1,
2間の場合の動作と同様である。
また、処理方法を変更するには、中継処理部1
31,132,133,141,142,143
の中の変更すべき処理方法に対応する処理部内の
プログラムメモリの内容を変更する必要がある
が、主メモリ12の内容を変更する必要はない。
31,132,133,141,142,143
の中の変更すべき処理方法に対応する処理部内の
プログラムメモリの内容を変更する必要がある
が、主メモリ12の内容を変更する必要はない。
以上の実施例では主処理計算機と前処理計算機
の計算機間結合装置の場合について説明したが、
対等の計算機間の結合装置においても上記実施例
と同様な効果を得ることができる。
の計算機間結合装置の場合について説明したが、
対等の計算機間の結合装置においても上記実施例
と同様な効果を得ることができる。
以上のようにこの発明によれば、計算機間結合
装置内にメツセージ中継処理部、データ中継処理
部、及び拡張中継処理部を備えたので、中継処理
時の中央処理装置の負荷が軽減され、また計算機
間結合装置内でプログラムの登録、変更が可能と
なり、処理速度の向上、設計及び試験の効率化等
の効果が得られる。
装置内にメツセージ中継処理部、データ中継処理
部、及び拡張中継処理部を備えたので、中継処理
時の中央処理装置の負荷が軽減され、また計算機
間結合装置内でプログラムの登録、変更が可能と
なり、処理速度の向上、設計及び試験の効率化等
の効果が得られる。
第1図は従来の装置を示すブロツク図、第2図
はこの発明の一実施例を示すブロツク図である。 1……計算機1、2……計算機2、3……計算
機3、11……中央処理装置1、21……中央処
理装置2、31……中央処理装置3、13……計
算機間結合装置1−2、14……計算機間結合装
置1−3、23……計算機間結合装置2−1、3
3……計算機間結合装置3−1、131,141
……それぞれメツセージ中継処理部、132,1
42……それぞれデータ中継処理部、133,1
43……それぞれ拡張中継処理部。尚、各図中同
一符号は同一又は相当部分を示す。
はこの発明の一実施例を示すブロツク図である。 1……計算機1、2……計算機2、3……計算
機3、11……中央処理装置1、21……中央処
理装置2、31……中央処理装置3、13……計
算機間結合装置1−2、14……計算機間結合装
置1−3、23……計算機間結合装置2−1、3
3……計算機間結合装置3−1、131,141
……それぞれメツセージ中継処理部、132,1
42……それぞれデータ中継処理部、133,1
43……それぞれ拡張中継処理部。尚、各図中同
一符号は同一又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 1 複数の計算機間でメツセージ及びデータの転
送を行うため、一方の計算機内に相手方計算機に
対応してそれぞれ設けられる計算機結合装置にお
いて、 メツセージ中継処理部、データ中継処理部及び
拡張中継処理部を有し、各処理部はそれぞれ内蔵
するプログラムによるプログラム制御の下に、上
記メツセージ中継処理部はメツセージ転送に対
し、上記データ中継処理部はデータ転送に対し、
上記拡張中継処理部はメツセージ転送及びデータ
転送の組合せ又は標準的な手順から変更された手
順を用いての転送に対し、送信すべきメツセージ
及びデータを規定されたフオーマツトに編集した
上、処理を規定するヘツダを付加する手段と、 上記各処理部により上記フオーマツトに編集さ
れ上記ヘツダを付加されたメツセージ及びデータ
に対し符号誤り制御ビツト及び同期ビツトを付加
して上記相手方計算機に送出する手段と、 上記相手方計算機から符号誤り制御ビツト及び
同期ビツトを付加して送出されたメツセージ及び
データを受信し復号する手段と、 復号したメツセージ及びデータに対し上記各中
継処理部において当該メツセージ及びデータに含
まれるヘツダに従つてメツセージ処理及びデータ
処理を行う手段とを備えたことを特徴とする計算
機間結合装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22266783A JPS60112168A (ja) | 1983-11-24 | 1983-11-24 | 計算機間結合装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22266783A JPS60112168A (ja) | 1983-11-24 | 1983-11-24 | 計算機間結合装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60112168A JPS60112168A (ja) | 1985-06-18 |
JPS6359183B2 true JPS6359183B2 (ja) | 1988-11-18 |
Family
ID=16786037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22266783A Granted JPS60112168A (ja) | 1983-11-24 | 1983-11-24 | 計算機間結合装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60112168A (ja) |
-
1983
- 1983-11-24 JP JP22266783A patent/JPS60112168A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS60112168A (ja) | 1985-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6359183B2 (ja) | ||
JPH0715670B2 (ja) | デ−タ処理装置 | |
JPS61130996A (ja) | ビデオ入出力装置 | |
JP2584744B2 (ja) | データ伝送装置 | |
JPH0448306B2 (ja) | ||
JP2723655B2 (ja) | 通信処理装置 | |
JPS6191755A (ja) | デ−タ伝送制御方式 | |
JP2676820B2 (ja) | 多重ファクシミリ信号処理装置 | |
JPS6130300B2 (ja) | ||
JPH0778761B2 (ja) | メモリ読み出し処理時間短縮回路 | |
JP3299021B2 (ja) | マルチバスii−scsiバスデータ転送方法および装置 | |
JPH038062A (ja) | 文書変換装置 | |
JPS6051145B2 (ja) | コンピユ−タ接続方式 | |
JPH04148251A (ja) | 計算機間ファイル転送方式 | |
JPH02307151A (ja) | プロセッサ・システム | |
JPS5824935A (ja) | タ−ミナルコントロ−ラのバツフア制御方式 | |
JPS61256443A (ja) | 簡易ソフトのためのデ−タ交換装置 | |
JPH0344748A (ja) | メモリデータ読出制御方式 | |
JPS61272860A (ja) | マイクロプロセツサのデ−タ転送方法 | |
JPS62138975A (ja) | 画像記憶装置 | |
JPS61131954A (ja) | 文書デ−タ転送方式 | |
JPS6247020B2 (ja) | ||
JPS5833800A (ja) | ロ−タリエンコ−ダデ−タ入力回路 | |
JPS6239455B2 (ja) | ||
JPS6118061A (ja) | 共有メモリ制御方式 |