JPS6358856A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6358856A JPS6358856A JP20303786A JP20303786A JPS6358856A JP S6358856 A JPS6358856 A JP S6358856A JP 20303786 A JP20303786 A JP 20303786A JP 20303786 A JP20303786 A JP 20303786A JP S6358856 A JPS6358856 A JP S6358856A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring layer
- cool
- heated
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000001816 cooling Methods 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000011800 void material Substances 0.000 abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 4
- 229910001220 stainless steel Inorganic materials 0.000 abstract description 2
- 239000010935 stainless steel Substances 0.000 abstract description 2
- 239000002826 coolant Substances 0.000 abstract 1
- 239000000498 cooling water Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 241001125048 Sardina Species 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 235000019512 sardine Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 235000003801 Castanea crenata Nutrition 0.000 description 1
- 244000209117 Castanea crenata Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ボイドが発生しないようにした八ｇの配線層の形成方法
であって、Ｎの配線層を形成したＳｉ基板を４００℃以
上の温度で加熱した後、この基板を１００〜１０００°
Ｃ／ｓｅｃの冷却速度で室温まで急冷してボイドの発生
を防ぐ。
であって、Ｎの配線層を形成したＳｉ基板を４００℃以
上の温度で加熱した後、この基板を１００〜１０００°
Ｃ／ｓｅｃの冷却速度で室温まで急冷してボイドの発生
を防ぐ。
本発明は半導体装置の製造方法に係り、特に半導体基板
に形成した半導体素子間を接続するアルミニウムの配線
層のボイドの発生を防止した半導体装置の製造方法に関
する。
に形成した半導体素子間を接続するアルミニウムの配線
層のボイドの発生を防止した半導体装置の製造方法に関
する。
シリコン（Ｓｉ）等の半導体基板にトランジスタ等の半
導体素子を形成後、該基板上に二酸化シリコン（ＳｉＯ
２）膜等の絶縁膜を形成し、該半導体素子上の絶縁膜を
窓開きした後、該絶縁膜上にアルミニウム（ＡＱ）の配
線層を形成して前記した半導体素子間を接続するＩＣ等
の半導体装置は周知である。
導体素子を形成後、該基板上に二酸化シリコン（ＳｉＯ
２）膜等の絶縁膜を形成し、該半導体素子上の絶縁膜を
窓開きした後、該絶縁膜上にアルミニウム（ＡＱ）の配
線層を形成して前記した半導体素子間を接続するＩＣ等
の半導体装置は周知である。
このような八Ωの配線層には、大電流で動作しても支障
がないようにｍ （Ｃｕ）を２〜５重量％添加した材料
が用いられらており、この基板に半導体素子間を接続す
る配線層を形成した後、その後のＳｉＯ２膜や、或いは
燐珪酸ガラス（ＰＳＧ）模等の形成のための熱処理工程
によって鰯の配線層に添加されている銅の原子が移動す
る。そして更に八Ωの原子が移動し、その一部がＳｉ基
板や、５ｉ０２膜等に導入され、鰯の配線膜の一部の幅
の寸法が狭くなるボイドの現象が発生する不都合が生し
るので、このようなボイドの現象が発生しないような製
造方法が望まれる。
がないようにｍ （Ｃｕ）を２〜５重量％添加した材料
が用いられらており、この基板に半導体素子間を接続す
る配線層を形成した後、その後のＳｉＯ２膜や、或いは
燐珪酸ガラス（ＰＳＧ）模等の形成のための熱処理工程
によって鰯の配線層に添加されている銅の原子が移動す
る。そして更に八Ωの原子が移動し、その一部がＳｉ基
板や、５ｉ０２膜等に導入され、鰯の配線膜の一部の幅
の寸法が狭くなるボイドの現象が発生する不都合が生し
るので、このようなボイドの現象が発生しないような製
造方法が望まれる。
従来、このようなＮの配線層を有する半導体装置を製造
する場合、第２図に示すように、Ｓｉエピタキシャル層
１が形成されたＳｉ基板２に高濃度の不純物層の埋め込
み層３を形成後、この基板２を素子間分離用５ｉＯ２Ｉ
！＊４で分離する。
する場合、第２図に示すように、Ｓｉエピタキシャル層
１が形成されたＳｉ基板２に高濃度の不純物層の埋め込
み層３を形成後、この基板２を素子間分離用５ｉＯ２Ｉ
！＊４で分離する。
次いでこの素子間分離用ＳｉＯ２膜４で画定された領域
にベース領域５、およびエミッタ領域６を形成した後、
その上に５ｉ０２膜７を形成する。次いでこの５ｉ０２
膜７を窓開き後、Ｎ配線層を蒸着法を用いて形成後、所
定のパターンに形成してエミッタ配線層８、ベース配線
層９、コレクタ配線層１０をそれぞれ形成する。
にベース領域５、およびエミッタ領域６を形成した後、
その上に５ｉ０２膜７を形成する。次いでこの５ｉ０２
膜７を窓開き後、Ｎ配線層を蒸着法を用いて形成後、所
定のパターンに形成してエミッタ配線層８、ベース配線
層９、コレクタ配線層１０をそれぞれ形成する。
そしてその上にｐｓｃ Ｈｅのような保護膜１１を化学
蒸着（ＣＶＤ）法を用いて形成していた。
蒸着（ＣＶＤ）法を用いて形成していた。
〔発明が解決しようとする問題点〕
然し、このような従来の方法では、Ｎ配線層７゜８．９
を形成後、ＰＳＧ 膜のような保護膜１１の形成工程の
よ−）な熱処理工程によってＮ配線層のうちの銅原子が
移動し、更にＡＩ？原子がＳｉ基板側に移動してＮ配線
層のうちの一部が細くなるボイドの現象が発生する問題
がある。
を形成後、ＰＳＧ 膜のような保護膜１１の形成工程の
よ−）な熱処理工程によってＮ配線層のうちの銅原子が
移動し、更にＡＩ？原子がＳｉ基板側に移動してＮ配線
層のうちの一部が細くなるボイドの現象が発生する問題
がある。
本発明は上記した問題点を除去し、前記へΩ配線層を形
成した基板を４００℃以上の温度に加熱後、急冷するこ
とでボイドの現象が発生しないようにする。
成した基板を４００℃以上の温度に加熱後、急冷するこ
とでボイドの現象が発生しないようにする。
本発明の半導体装置の製造方法は、半導体基板に回路素
子を形成後、該形成した回路素子を接続する配線層を形
成した後、該基板を４００″Ｃ以上の温度で加熱後、該
基板を１００〜ｂ 速度で室温まで急冷する。
子を形成後、該形成した回路素子を接続する配線層を形
成した後、該基板を４００″Ｃ以上の温度で加熱後、該
基板を１００〜ｂ 速度で室温まで急冷する。
本発明者は、〜の配線層を形成した基板を４００℃以上
の温度に加熱後、室温まで急冷すれば、ボイドの現象が
発生しないことを実験的に確かめており、この実験結果
を用いて基板を加熱後、急冷してボイドの現象が発生し
ないようにする。
の温度に加熱後、室温まで急冷すれば、ボイドの現象が
発生しないことを実験的に確かめており、この実験結果
を用いて基板を加熱後、急冷してボイドの現象が発生し
ないようにする。
以下、図面を用いながら本発明の一実施例につき詳細に
説明する。
説明する。
第１図は本発明の詳細な説明する説明図である。
図示するように、ヒータ２１によって加熱されたホット
プレート２２上には、ステンレス製の移動できるベルト
２３が設置され、その上には前記した銅原子が５重量％
の値で添加されたＮの配線層を有するＳｉ基板２４が設
置されている。
プレート２２上には、ステンレス製の移動できるベルト
２３が設置され、その上には前記した銅原子が５重量％
の値で添加されたＮの配線層を有するＳｉ基板２４が設
置されている。
そしてこのホットプレート２２上で２０〜３０分間程度
加熱された後、ヘルド２３を矢印Ａ方向に移動させ、水
冷管２５内に冷水等の冷媒を導入して冷却されたクール
プレート２６上にこの基板２４を搬送する。
加熱された後、ヘルド２３を矢印Ａ方向に移動させ、水
冷管２５内に冷水等の冷媒を導入して冷却されたクール
プレート２６上にこの基板２４を搬送する。
そしてこのクールプレート２６上に於いて、１００〜ｂ
るようにクールプレート２６の温度を調節する。
このようにすれば、従来は幅の寸法が２μｍ程度の八Ω
の配線層に一辺の寸法が０．５μｍ、或いは直径が０．
５μｍの方形、または円形、或いは三角形状のボイドに
よる欠落箇所が発生していたのが除去でき、ボイドの発
生を見ない高信頼度の半導体装置が得られる効果がある
。
の配線層に一辺の寸法が０．５μｍ、或いは直径が０．
５μｍの方形、または円形、或いは三角形状のボイドに
よる欠落箇所が発生していたのが除去でき、ボイドの発
生を見ない高信頼度の半導体装置が得られる効果がある
。
（発明の効果〕
以上述べたように、本発明の方法によれば、ボイドの発
生による欠落箇所を有しない八Ωの配線層が得られ、こ
のような方法で半導体装置を形成すれば高信頼度の半導
体装置が得られる効果がある。
生による欠落箇所を有しない八Ωの配線層が得られ、こ
のような方法で半導体装置を形成すれば高信頼度の半導
体装置が得られる効果がある。
第１図は本発明の詳細な説明図、
第２図はバイポーラ型の半導体装置の断面図である。
図に於いて、
２１はヒータ、２２はホットプレート、２３はベルト、
２４はＳｉ基板、２５は水冷管、２６はクールプレート
、Ａはベルトの移動方向を示す矢印を示す。 漆発明−健明の 第１図 へ゛イ才、ａ−−７？≠１１ダを暮１【偽計＋１ＩＩｌ
ｓり第２図
２４はＳｉ基板、２５は水冷管、２６はクールプレート
、Ａはベルトの移動方向を示す矢印を示す。 漆発明−健明の 第１図 へ゛イ才、ａ−−７？≠１１ダを暮１【偽計＋１ＩＩｌ
ｓり第２図
Claims (1)
- 半導体基板（２４）に回路素子を形成後、該形成した回
路素子を接続する配線層を形成した後、該基板（２４）
を４００℃以上の温度で加熱後、該基板（２４）を１０
０〜１０００℃／ｓｅｃの冷却速度で室温まで急冷する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20303786A JPS6358856A (ja) | 1986-08-28 | 1986-08-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20303786A JPS6358856A (ja) | 1986-08-28 | 1986-08-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6358856A true JPS6358856A (ja) | 1988-03-14 |
Family
ID=16467303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20303786A Pending JPS6358856A (ja) | 1986-08-28 | 1986-08-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6358856A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6268437B1 (en) | 1998-07-31 | 2001-07-31 | Bridgestone Sports Co., Ltd. | Golf ball and cover stock |
-
1986
- 1986-08-28 JP JP20303786A patent/JPS6358856A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6268437B1 (en) | 1998-07-31 | 2001-07-31 | Bridgestone Sports Co., Ltd. | Golf ball and cover stock |
| US6417282B2 (en) | 1998-07-31 | 2002-07-09 | Bridgestone Sports Co., Ltd. | Golf ball and cover stock |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910009132B1 (ko) | 실리콘의 활성영역 형성공정 | |
| JPS6358856A (ja) | 半導体装置の製造方法 | |
| JPS6234152B2 (ja) | ||
| JPH077753B2 (ja) | アルミニウム合金配線の形成方法 | |
| JP3325629B2 (ja) | 半導体装置の製造方法 | |
| JP2874972B2 (ja) | 半導体装置の製造方法 | |
| JP2551040B2 (ja) | 半導体装置の製造方法 | |
| JPH09232311A (ja) | 半導体装置の製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS6327846B2 (ja) | ||
| JPS61164240A (ja) | 半導体集積回路装置 | |
| JPS5856457A (ja) | 半導体装置の製造方法 | |
| JPS5892235A (ja) | 集積回路素子の製造方法 | |
| JPH04253334A (ja) | 半導体装置の製造方法 | |
| JPS62235752A (ja) | 半導体装置の製造方法 | |
| JPS59181648A (ja) | 半導体装置の製造方法 | |
| JPS582069A (ja) | 半導体装置の製造方法 | |
| JPS61113229A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS6271235A (ja) | 段差部の平坦化方法 | |
| JPH03252137A (ja) | 半導体装置の製造方法 | |
| JPS6352474A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03237744A (ja) | 半導体装置の製造方法 | |
| JPH02222540A (ja) | Ａｌ―Ｓｉ系配線の形成方法 | |
| JPS62243343A (ja) | 多層配線電極膜構造半導体装置 | |
| JPS60106124A (ja) | 絶縁基板上への半導体薄膜形成方法 |