JP2874972B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2874972B2 JP2874972B2 JP18154390A JP18154390A JP2874972B2 JP 2874972 B2 JP2874972 B2 JP 2874972B2 JP 18154390 A JP18154390 A JP 18154390A JP 18154390 A JP18154390 A JP 18154390A JP 2874972 B2 JP2874972 B2 JP 2874972B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor substrate
- heating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体装置の製造方法に関し、特に、平坦
な絶縁膜を形成する製造方法に関する。
な絶縁膜を形成する製造方法に関する。
（従来技術） 第２図と第３図は表面が凸凹形状の半導体基板上に絶
縁膜を形成する従来の半導体装置の製造工程の断面図を
示す。
縁膜を形成する従来の半導体装置の製造工程の断面図を
示す。
ここで、従来、絶縁膜を平坦にするために、リンケイ
酸ガラス（PSG）、ボロンリンケイ酸ガラス（BPSG）が
絶縁膜として使われる。
酸ガラス（PSG）、ボロンリンケイ酸ガラス（BPSG）が
絶縁膜として使われる。
第２図（ａ）に示すように、半導体基板１上に例え
ば、金属配線２を形成し、表面が凸凹形状の半導体基板
上にCVD法で、BPSG膜３を形成させる。
ば、金属配線２を形成し、表面が凸凹形状の半導体基板
上にCVD法で、BPSG膜３を形成させる。
第２図（ｂ）に示すように、全体に、N2雰囲気で加熱
してリフローさせる。
してリフローさせる。
又、第３図に上記とは別の従来の半導体装置の製造方
法を示す。
法を示す。
第３図（ａ）に示すように、表面が凸凹形状の半導体
基板１上にCVD法でBPSG膜３を形成する。
基板１上にCVD法でBPSG膜３を形成する。
第３図（ｂ）に示すように、前記BPSG膜３上に、保護
膜として、CVD法でPSG膜４を形成する。
膜として、CVD法でPSG膜４を形成する。
第３図（ｃ）に示すように、前記半導体基板をPOCl3
を含む雰囲気で加熱する。
を含む雰囲気で加熱する。
第３図（ｄ）に示すように、前記PSG膜４を除去す
る。この時、凸部のBPSG膜３の一部分も削られる。
る。この時、凸部のBPSG膜３の一部分も削られる。
上記に示すように、平坦にするため、従来の製造方法
で絶縁膜を形成していたが、あまり良好な形状ではなか
った。その上、現在、製造方法は、低温化傾向にあり、
この低温化に対し、BPSG膜中のリン（Ｐ）やボロン
（Ｂ）の濃度を上げて対応している。このBPSG膜を加熱
すると、濃度が高いため、Ｂ等の不純物が外方拡散して
しまい、このBPSG膜の表面が変質し、加熱後の平坦性が
悪くなる。また、このBPSG膜上に保護膜としてPSG膜を
形成してから加熱する場合についても、加熱後、PSG膜
を除去した後の形成の平坦性が悪くなる。温度が通常の
場合においても、絶縁膜の形状は、あまり良好ではない
ので、低温にした場合はさらに絶縁膜の形状は悪くな
る。そのため、低温での絶縁膜の形成は、平坦性を良く
するのが困難であった。
で絶縁膜を形成していたが、あまり良好な形状ではなか
った。その上、現在、製造方法は、低温化傾向にあり、
この低温化に対し、BPSG膜中のリン（Ｐ）やボロン
（Ｂ）の濃度を上げて対応している。このBPSG膜を加熱
すると、濃度が高いため、Ｂ等の不純物が外方拡散して
しまい、このBPSG膜の表面が変質し、加熱後の平坦性が
悪くなる。また、このBPSG膜上に保護膜としてPSG膜を
形成してから加熱する場合についても、加熱後、PSG膜
を除去した後の形成の平坦性が悪くなる。温度が通常の
場合においても、絶縁膜の形状は、あまり良好ではない
ので、低温にした場合はさらに絶縁膜の形状は悪くな
る。そのため、低温での絶縁膜の形成は、平坦性を良く
するのが困難であった。
（発明が解決しようとする課題） このような従来の絶縁膜の形成方法においては、通常
の温度においても平坦な絶縁膜を形成するのが困難なの
で、低温での平坦な絶縁膜を形成するのは不可能であ
る。絶縁膜が平坦でないため、この絶縁膜上に配線パタ
ーンを施した際、短絡や断線などが発生し、歩留りが低
下するという問題があった。
の温度においても平坦な絶縁膜を形成するのが困難なの
で、低温での平坦な絶縁膜を形成するのは不可能であ
る。絶縁膜が平坦でないため、この絶縁膜上に配線パタ
ーンを施した際、短絡や断線などが発生し、歩留りが低
下するという問題があった。
本発明は、上記のような従来技術の欠点を除去し、低
温で絶縁膜を平坦に形成することを可能とし、歩留りが
向上することを目的とする。
温で絶縁膜を平坦に形成することを可能とし、歩留りが
向上することを目的とする。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、本発明においては、表面
が凸凹形状の半導体基板上に絶縁膜を形成する第１の工
程と、前記絶縁膜上に前記絶縁膜に含まれる不純物の外
方拡散を阻止する保護膜を形成する第２の工程と、前記
半導体基板を加熱する第３の工程と、前記保護膜を除去
する第４の工程と、前記半導体基板を加熱して、前記絶
縁膜をリフローさせる第５の工程とを具備する半導体装
置の製造方法を提供する。
が凸凹形状の半導体基板上に絶縁膜を形成する第１の工
程と、前記絶縁膜上に前記絶縁膜に含まれる不純物の外
方拡散を阻止する保護膜を形成する第２の工程と、前記
半導体基板を加熱する第３の工程と、前記保護膜を除去
する第４の工程と、前記半導体基板を加熱して、前記絶
縁膜をリフローさせる第５の工程とを具備する半導体装
置の製造方法を提供する。
（作用） 本発明において、表面が凸凹形状にある半導体基板上
に形成された絶縁膜上に保護膜を形成し、その後、熱処
理を施し、リフローさせ、保護膜を除去し、この絶縁膜
を再度熱処理しリフローさせるので、平坦な絶縁膜を形
成することができる。
に形成された絶縁膜上に保護膜を形成し、その後、熱処
理を施し、リフローさせ、保護膜を除去し、この絶縁膜
を再度熱処理しリフローさせるので、平坦な絶縁膜を形
成することができる。
上記に示したように、本発明によれば、低温な製造工
程において、平坦な絶縁膜を得ることができ、歩留りが
向上する。
程において、平坦な絶縁膜を得ることができ、歩留りが
向上する。
（実 施 例） 以下、本発明の一実施例を従来例と同一部には、同一
符号を付して図面を参照して説明する。
符号を付して図面を参照して説明する。
第１図は、本発明の半導体装置の製造工程を示す断面
図である。
図である。
第１図（ａ）に示すように、半導体基板１上に、例え
ば、半導体基板１上に金属配線２などを施した表面が凸
凹形状のCVD法により膜厚8000ÅのBPSG膜３を形成す
る。
ば、半導体基板１上に金属配線２などを施した表面が凸
凹形状のCVD法により膜厚8000ÅのBPSG膜３を形成す
る。
第１図（ｂ）に示すように、このBPSG膜３の上にCVD
法により、保護膜としてPSG膜４を膜厚約2500Å形成す
る。
法により、保護膜としてPSG膜４を膜厚約2500Å形成す
る。
第１図（ｃ）に示すように、この絶縁膜BPSG膜３とこ
の保護膜PSG膜４、N2もしくはPOCl3雰囲気で約850℃の
温度で30分加熱する。
の保護膜PSG膜４、N2もしくはPOCl3雰囲気で約850℃の
温度で30分加熱する。
第１図（ｄ）に示すように、PSG膜４をNH4F溶液で除
去する。
去する。
この時、BPSG膜３の一部がPSG膜４除去の際に削除さ
れる。
れる。
第１図（ｅ）に示すように、PSG膜４除去後、N2雰囲
気で約850℃の温度で10分間加熱して、BPSG膜３をリフ
ローさせ、平坦なBPSG膜を形成する。
気で約850℃の温度で10分間加熱して、BPSG膜３をリフ
ローさせ、平坦なBPSG膜を形成する。
本実施例で使用されている絶縁膜BPSG膜について限定
はないが、Ｂ濃度が5E21atom/cm3、Ｐ濃度が3E21atom/c
m3以上のBPSG、もしくはSb（アンチモン）、Ge（ゲルマ
ニウム）又はAs（ヒ素）のうち少なくとも１つの濃度が
1E21atom/cm3以上を含有するBPSG膜でも熱処理を施した
場合、平坦化が可能である。
はないが、Ｂ濃度が5E21atom/cm3、Ｐ濃度が3E21atom/c
m3以上のBPSG、もしくはSb（アンチモン）、Ge（ゲルマ
ニウム）又はAs（ヒ素）のうち少なくとも１つの濃度が
1E21atom/cm3以上を含有するBPSG膜でも熱処理を施した
場合、平坦化が可能である。
又、保護膜として、SiO2、又はPSGを用いる。これら
は、保護膜として、絶縁膜のカバーをし、BPSG中のＢや
Ｐの外方拡散を防ぐことができる。この保護膜の加熱雰
囲気は、N2もしくはPOCl3が効果的である。
は、保護膜として、絶縁膜のカバーをし、BPSG中のＢや
Ｐの外方拡散を防ぐことができる。この保護膜の加熱雰
囲気は、N2もしくはPOCl3が効果的である。
熱処理の温度が850℃以下であっても、最終的に絶縁
膜は平坦にすることができる。
膜は平坦にすることができる。
他に、保護膜除去後に形成された絶縁膜をリフローさ
せるために施す熱処理は、N2雰囲気であることが望まし
い。
せるために施す熱処理は、N2雰囲気であることが望まし
い。
［発明の効果］ 以上、詳述したように本発明によれば、低温で絶縁膜
を形成しても平坦な形状となり、この平坦な絶縁膜の上
に配線を施すと短絡や断線が発生しなくなり、歩留りが
向上する。
を形成しても平坦な形状となり、この平坦な絶縁膜の上
に配線を施すと短絡や断線が発生しなくなり、歩留りが
向上する。
【図面の簡単な説明】 第１図は、本発明の半導体装置の製造工程を示す断面
図、第２図及び第３図は、従来の半導体装置の製造工程
を示す断面図である。 １……半導体基板 ２……金属配線 ３……BPSG膜 ４……PSG膜
図、第２図及び第３図は、従来の半導体装置の製造工程
を示す断面図である。 １……半導体基板 ２……金属配線 ３……BPSG膜 ４……PSG膜
Claims (5)
- 【請求項１】表面が凸凹形状の半導体基板上に絶縁膜を
形成する第１ の工程と、 前記絶縁膜上に前記絶縁膜に含まれる不純物の外方拡散
を阻止する保護膜を形成する第２の工程と、 前記半導体基板を加熱する第３の工程と、 前記保護膜を除去する第４の工程と、 前記半導体基板を加熱して、前記絶縁膜をリフローさせ
る第５の工程とを具備する半導体装置の製造方法。 - 【請求項２】前記絶縁膜として、ボロン濃度が5E21atom
/cm3以上、リン濃度が3E21atom/cm3以上のボロン、リン
ケイ酸ガラス、もしくは、アンチモン、ゲルマニウム、
またはヒ素のうち少なくとも１つの濃度が1E21atom/cm3
以上含有するボロン・リンケイ酸ガラスを用いることを
特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】前記保護膜として二酸化ケイ素または、リ
ン、ケイ酸ガラスを用いることを特徴とする請求項１記
載の半導体装置の製造方法。 - 【請求項４】前記第３の工程と、前記第５の工程におい
て、加熱温度が850℃以下とすることを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項５】前記第５の工程において、加熱を窒素雰囲
気中で行うことを特徴とする請求項１記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18154390A JP2874972B2 (ja) | 1990-07-11 | 1990-07-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18154390A JP2874972B2 (ja) | 1990-07-11 | 1990-07-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0469954A JPH0469954A (ja) | 1992-03-05 |
| JP2874972B2 true JP2874972B2 (ja) | 1999-03-24 |
Family
ID=16102625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18154390A Expired - Fee Related JP2874972B2 (ja) | 1990-07-11 | 1990-07-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874972B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169026B1 (en) | 1995-11-20 | 2001-01-02 | Hyundai Electronics Industries Co., Ltd. | Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer |
| KR100262400B1 (ko) * | 1995-11-20 | 2000-09-01 | 김영환 | 반도체 소자의 평탄화방법 |
-
1990
- 1990-07-11 JP JP18154390A patent/JP2874972B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0469954A (ja) | 1992-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2874972B2 (ja) | 半導体装置の製造方法 | |
| US4630343A (en) | Product for making isolated semiconductor structure | |
| KR100515723B1 (ko) | 집적회로와그제조방법 | |
| US4727048A (en) | Process for making isolated semiconductor structure | |
| JPS62281433A (ja) | 半導体装置の製造方法 | |
| JPH0799759B2 (ja) | 半導体装置の製造方法 | |
| JPS63260050A (ja) | 半導体装置の製造方法 | |
| JPH0329305B2 (ja) | ||
| JP2535909B2 (ja) | 配線形成方法 | |
| JP2561008B2 (ja) | 半導体装置の製造方法 | |
| JP2633573B2 (ja) | 半導体装置の製造方法 | |
| JP2608889B2 (ja) | 半導体装置の製造方法 | |
| JP3210464B2 (ja) | 半導体装置の製造方法 | |
| JPH08195438A (ja) | 半導体装置の製造方法 | |
| JPH053190A (ja) | 半導体装置の製造方法 | |
| JPH08279501A (ja) | 半導体素子の製造方法 | |
| JPH04199656A (ja) | 半導体装置の製造方法 | |
| JPH0744216B2 (ja) | 半導体装置の製造方法 | |
| JP3089708B2 (ja) | 半導体装置の製造方法 | |
| JPH02294053A (ja) | 平坦化膜形成方法 | |
| JPS643343B2 (ja) | ||
| JPS6138859B2 (ja) | ||
| JPH0565066B2 (ja) | ||
| JPH0629412A (ja) | 層間絶縁膜の平坦化方法 | |
| JPS63221648A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |