JP2633573B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2633573B2 JP2633573B2 JP20032787A JP20032787A JP2633573B2 JP 2633573 B2 JP2633573 B2 JP 2633573B2 JP 20032787 A JP20032787 A JP 20032787A JP 20032787 A JP20032787 A JP 20032787A JP 2633573 B2 JP2633573 B2 JP 2633573B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- contact hole
- forming
- silicate glass
- glass film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は集積回路の内部配線のコンタクト部を改良す
るための半導体装置の製造方法に関するもので、特に１
μｍ以下の微細コンタクトの自己整合形成技術（Self A
ligned Contact略してSACという）に使用されるもので
ある。
るための半導体装置の製造方法に関するもので、特に１
μｍ以下の微細コンタクトの自己整合形成技術（Self A
ligned Contact略してSACという）に使用されるもので
ある。
（従来の技術） この種の従来の半導体装置の配線コンタクト部の工程
図を第２図に示す。図中１はシコン基板、２はフィール
ド絶縁膜、３はシリケートガラス層、４は拡散層、５は
拡散層４と同導電型のイオン注入層、６はコンタクト
孔、７はAl配線層、８は前記イオン注入後の活性化熱処
理により形成された再拡散層、９はシリケートガラス３
の不純物拡散のストッパ用のCVD−SiO2膜である。
図を第２図に示す。図中１はシコン基板、２はフィール
ド絶縁膜、３はシリケートガラス層、４は拡散層、５は
拡散層４と同導電型のイオン注入層、６はコンタクト
孔、７はAl配線層、８は前記イオン注入後の活性化熱処
理により形成された再拡散層、９はシリケートガラス３
の不純物拡散のストッパ用のCVD−SiO2膜である。
ところでコンタクト孔６の開孔時、マスク合わせずれ
により例えばフィールド絶縁膜２側へずれて開孔６が形
成された場合、エッチング除去されたフィールド絶縁膜
２の下の基板（例えばＰ型）１とAl配線７が短絡してし
まう。そこで層間絶縁膜（シリケートガラス層３及びCV
D−SiO2膜９）にコンタクト孔６の開孔後、基板１内へ
拡散層（例えばＮ型）４と同導電型のイオン注入５によ
って再拡散層８を形成（この再拡散層をつくることがつ
まり上記SAC）していたが、コンタクト孔６の内周上縁
部にはそのプロセス自身ではテーパが形成されず、別工
程例えばコンタクトのラウンドエッチングによりテーパ
を形成していた。
により例えばフィールド絶縁膜２側へずれて開孔６が形
成された場合、エッチング除去されたフィールド絶縁膜
２の下の基板（例えばＰ型）１とAl配線７が短絡してし
まう。そこで層間絶縁膜（シリケートガラス層３及びCV
D−SiO2膜９）にコンタクト孔６の開孔後、基板１内へ
拡散層（例えばＮ型）４と同導電型のイオン注入５によ
って再拡散層８を形成（この再拡散層をつくることがつ
まり上記SAC）していたが、コンタクト孔６の内周上縁
部にはそのプロセス自身ではテーパが形成されず、別工
程例えばコンタクトのラウンドエッチングによりテーパ
を形成していた。
（発明が解決しようとする問題点） 上記従来技術の問題点は次のとうりである。
（１） 拡散層４へのSACは実現できるものの、それ自
身コンタクトテーパ形成効果を有していないため、コン
タクトサイズの微細化に伴なってアスペクト比が増大
し、Al配線７のステップカバレッジが例えば部分10の如
く悪化する。
身コンタクトテーパ形成効果を有していないため、コン
タクトサイズの微細化に伴なってアスペクト比が増大
し、Al配線７のステップカバレッジが例えば部分10の如
く悪化する。
（２） 前記別工程でコンタクトテーパを形成する場
合、化学薬品処理或いはプラズマガスによるドライエッ
チングを用いるが、その時には必ず下に凸のテーパが形
成されるため、Al配線７のカバレッジにとっては好まし
くない上に、エッチングの制御性（これが悪いと例えば
Al配線と他線との短絡が生じたりする）が乏しいため、
原理的な解決策にはならない。
合、化学薬品処理或いはプラズマガスによるドライエッ
チングを用いるが、その時には必ず下に凸のテーパが形
成されるため、Al配線７のカバレッジにとっては好まし
くない上に、エッチングの制御性（これが悪いと例えば
Al配線と他線との短絡が生じたりする）が乏しいため、
原理的な解決策にはならない。
本発明は上記実情に鑑みてなされたもので、拡散層に
対するSACと、コンタクト孔の良好なテーパ形成を同一
プロセスで実現できる半導体装置の製造方法を提供しよ
うとするものである。
対するSACと、コンタクト孔の良好なテーパ形成を同一
プロセスで実現できる半導体装置の製造方法を提供しよ
うとするものである。
［発明の構成］ （問題点を解決するための手段と作用） 本発明は、半導体基板内にＮ型或いはＰ型拡散層を形
成後、例えば高濃度のB,P元素を含み、高ドーズのAs,P,
B,BF2等のイオン注入により低温リフロー（平坦化）効
果（低温で流れて平坦化されやすいこと）を有するBPSG
（Boro−Phoaphosilicate glass）膜を含む層間絶縁膜
を堆積した後、これにコンタクト孔を開孔し、次にコン
タクト部下の拡散層と同導電型の不純物をイオン注入に
より導入し、コンタクト孔内シリコン基板へ再拡散層を
形成する。この時、層間絶縁膜中に導入された不純物に
よって、上記BPSG膜はリフロー温度が低温化され、不純
物活性化熱処理により、コンタクト孔の内周上縁部に良
好なテーパが形成されるものである。
成後、例えば高濃度のB,P元素を含み、高ドーズのAs,P,
B,BF2等のイオン注入により低温リフロー（平坦化）効
果（低温で流れて平坦化されやすいこと）を有するBPSG
（Boro−Phoaphosilicate glass）膜を含む層間絶縁膜
を堆積した後、これにコンタクト孔を開孔し、次にコン
タクト部下の拡散層と同導電型の不純物をイオン注入に
より導入し、コンタクト孔内シリコン基板へ再拡散層を
形成する。この時、層間絶縁膜中に導入された不純物に
よって、上記BPSG膜はリフロー温度が低温化され、不純
物活性化熱処理により、コンタクト孔の内周上縁部に良
好なテーパが形成されるものである。
（実施例） 以下図面を参照して本発明の一実施例を説明する。第
１図は同実施例の工程を示す断面図であるが、これは第
２図のものと対応する場合の例であるから、対応個所に
は同一符号を付しておき、特徴とする点の説明を行な
う。即ち通常のシリコンゲートMOSプロセスによりMOSFE
T形成後、第１図（ａ）の如く基板１上のCVD−SiO2膜９
を含む層間絶縁膜として、例えばB,P元素をそれぞれ〜
６×1021cm-3,〜３×1021cm-3程度含有する低融点シリ
ケートガラス膜11を堆積する。上記B,P元素はそれぞれ
１×1021cm-3以上ならば、他の値でもよい。次に所望の
拡散層４上にフォトリソグラフィ技術を用いて、上記層
間絶縁膜に配線コンタクト孔６を開孔するが、この時必
ずしも余裕をもって上記拡散層上にコンタクト孔を開孔
する必要はなく、フィールド絶縁膜２上へはずれて開孔
されてもかまわない。その後例えば75As+を加速電圧40k
eV、ドーズ量５×1015cm-2程度、31P+を40keV、５×10
14cm-2程度イオン注入し、低融点シリケートガラス膜11
の上部にイオン注入層（ダメージ層）51を形成すること
によりシリケートガラス膜11を低融点化した後、850℃,
30分程度の電気炉アニールを行なうことにより、基板１
中には前記イオン注入による層52で第１図（ｂ）の如く
再拡散層８が形成され、またコンタクト孔６の内周上縁
部は、As,PドープトBPSG膜11が低融点でリフロー効果を
もち、上記イオン注入層の活性化熱処理で良好なテーパ
12が形成される。従ってこのテーパ12により、第１図
（ｃ）の如く良好なAl配線層７が形成されるものであ
る。
１図は同実施例の工程を示す断面図であるが、これは第
２図のものと対応する場合の例であるから、対応個所に
は同一符号を付しておき、特徴とする点の説明を行な
う。即ち通常のシリコンゲートMOSプロセスによりMOSFE
T形成後、第１図（ａ）の如く基板１上のCVD−SiO2膜９
を含む層間絶縁膜として、例えばB,P元素をそれぞれ〜
６×1021cm-3,〜３×1021cm-3程度含有する低融点シリ
ケートガラス膜11を堆積する。上記B,P元素はそれぞれ
１×1021cm-3以上ならば、他の値でもよい。次に所望の
拡散層４上にフォトリソグラフィ技術を用いて、上記層
間絶縁膜に配線コンタクト孔６を開孔するが、この時必
ずしも余裕をもって上記拡散層上にコンタクト孔を開孔
する必要はなく、フィールド絶縁膜２上へはずれて開孔
されてもかまわない。その後例えば75As+を加速電圧40k
eV、ドーズ量５×1015cm-2程度、31P+を40keV、５×10
14cm-2程度イオン注入し、低融点シリケートガラス膜11
の上部にイオン注入層（ダメージ層）51を形成すること
によりシリケートガラス膜11を低融点化した後、850℃,
30分程度の電気炉アニールを行なうことにより、基板１
中には前記イオン注入による層52で第１図（ｂ）の如く
再拡散層８が形成され、またコンタクト孔６の内周上縁
部は、As,PドープトBPSG膜11が低融点でリフロー効果を
もち、上記イオン注入層の活性化熱処理で良好なテーパ
12が形成される。従ってこのテーパ12により、第１図
（ｃ）の如く良好なAl配線層７が形成されるものであ
る。
上記実施例とは逆に、P+拡散層上へのコンタクト開孔
においては、イオン注入として、例えば11B+を加速電圧
20keV、ドーズ量１×1015cm-2程度、49BF2 +を40keV、１
×1015cm-2程度の条件で行ない、その後電気炉アニール
を行なうことにより、ＢドープトBPSG膜が形成され、や
はり良好な低温リフロー効果をもつものである。
においては、イオン注入として、例えば11B+を加速電圧
20keV、ドーズ量１×1015cm-2程度、49BF2 +を40keV、１
×1015cm-2程度の条件で行ない、その後電気炉アニール
を行なうことにより、ＢドープトBPSG膜が形成され、や
はり良好な低温リフロー効果をもつものである。
［発明の効果］ 本発明により次のような効果が得られる。
（１） 拡散層へのSACが実現される上、コンタクト孔
に良好なテーパが形成されるため、コンタクト配線のス
テップカバレッジが改善される。
に良好なテーパが形成されるため、コンタクト配線のス
テップカバレッジが改善される。
（２） 拡散層に対するSACとコンタクトのテーパ形成
を同一プロセスで実現でき、かつ再拡散層形成のための
活性化熱処理がテーパ形成を兼ねるため、工程が簡単で
ある。
を同一プロセスで実現でき、かつ再拡散層形成のための
活性化熱処理がテーパ形成を兼ねるため、工程が簡単で
ある。
（３） コンタクト開孔後の層間膜リフローであるの
で、化学薬品処理やプラズマドライエッチングに比べ
て、テーパ形状もなめらかな上への凸形状であり、制御
性も良い。
で、化学薬品処理やプラズマドライエッチングに比べ
て、テーパ形状もなめらかな上への凸形状であり、制御
性も良い。
第１図は本発明の一実施例の工程図、第２図は従来装置
の工程図である。 １……シリコン基板（Ｐ型）、２……フィールド絶縁
膜、４……拡散層（Ｎ型）、51,52……イオン注入層、
６……コンタクト孔、７……Al配線、８……再拡散層
（Ｎ型）、９……CVD−SiO2膜、11……低温シリケート
ガラス膜、12……テーパ。
の工程図である。 １……シリコン基板（Ｐ型）、２……フィールド絶縁
膜、４……拡散層（Ｎ型）、51,52……イオン注入層、
６……コンタクト孔、７……Al配線、８……再拡散層
（Ｎ型）、９……CVD−SiO2膜、11……低温シリケート
ガラス膜、12……テーパ。
Claims (4)
- 【請求項１】半導体基板内にＮ型不純物を含む拡散層を
形成する工程と、 前記拡散層上にボロン（Ｂ）及びリン（Ｐ）をそれぞれ
１×1021cm-3以上含むシリケートガラス膜を形成する工
程と、 前記シリケートガラス膜の表面から前記拡散層まで達す
るコンタクト孔を形成する工程と、 前記コンタクト孔の底部及び前記シリケートガラス膜の
上部に、ヒ素（As+）を５×1015cm-2以上又はリン
（P+）を５×1014cm-2以上それぞれイオン注入する工程
と、 アニールを行い、前記コンタクト孔の底部において再拡
散層を形成すると共に前記シリケートガラス膜をリフロ
ーさせて前記コンタクト孔の上縁部にテーパを形成する
工程と を具備することを特徴とする半導体装置の製造方法。 - 【請求項２】半導体基板内にＰ型不純物を含む拡散層を
形成する工程と、 前記拡散層上にボロン（Ｂ）及びリン（Ｐ）をそれぞれ
１×1021cm-3以上含むシリケートガラス膜を形成する工
程と、 前記シリケートガラス膜の表面から前記拡散層まで達す
るコンタクト孔を形成する工程と、 前記コンタクト孔の底部及び前記シリケートガラス膜の
上部に、ボロン（B+）を１×1015cm-2以上又は弗化硼素
（BF2 +）を１×1015cm-2以上それぞれイオン注入する工
程と、 アニールを行い、前記コンタクト孔の底部において再拡
散層を形成すると共に前記シリケートガラス膜をリフロ
ーさせて前記コンタクト孔の上縁部にテーパを形成する
工程と を具備することを特徴とする半導体装置の製造方法。 - 【請求項３】前記拡散層は、MOSFETのソース又はドレイ
ンであることを特徴とする特許請求の範囲第１項又は第
２項に記載の半導体装置の製造方法。 - 【請求項４】前記コンタクト孔は、前記拡散層の位置か
らはずれて形成され、そのはずれた部分に再拡散層が形
成されることを特徴とする特許請求の範囲第１項又は第
２項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20032787A JP2633573B2 (ja) | 1987-08-11 | 1987-08-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20032787A JP2633573B2 (ja) | 1987-08-11 | 1987-08-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6442818A JPS6442818A (en) | 1989-02-15 |
| JP2633573B2 true JP2633573B2 (ja) | 1997-07-23 |
Family
ID=16422452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20032787A Expired - Fee Related JP2633573B2 (ja) | 1987-08-11 | 1987-08-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2633573B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS615916A (ja) * | 1984-06-20 | 1986-01-11 | Toshiba Mach Co Ltd | プラスチツクシ−ト等の厚さ制御方法 |
-
1987
- 1987-08-11 JP JP20032787A patent/JP2633573B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6442818A (en) | 1989-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006484A (en) | Making a semiconductor device with contact holes having different depths | |
| JPS6025894B2 (ja) | イオン打込みを用いた半導体装置の製造方法 | |
| JP2519837B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2633573B2 (ja) | 半導体装置の製造方法 | |
| JP2645088B2 (ja) | 半導体装置の製造方法 | |
| JPH0324737A (ja) | 半導体装置およびその製造方法 | |
| JPS6138858B2 (ja) | ||
| JP2535909B2 (ja) | 配線形成方法 | |
| JP2575106B2 (ja) | 半導体装置の製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JP2773938B2 (ja) | 半導体装置の製造方法 | |
| JPH0314225A (ja) | 配線コンタクトの形成方法 | |
| JPS6160580B2 (ja) | ||
| JPS6220711B2 (ja) | ||
| JPS60196936A (ja) | 半導体装置の製造方法 | |
| JP2855684B2 (ja) | 半導体装置の製造方法 | |
| JP2565161B2 (ja) | 半導体装置の製造方法 | |
| JP2944159B2 (ja) | 半導体素子の製造方法 | |
| JPH056346B2 (ja) | ||
| JP2935732B2 (ja) | 半導体装置の製造方法 | |
| JPH0399434A (ja) | 半導体装置の製造方法 | |
| JPS6247122A (ja) | 半導体装置の製造方法 | |
| JPS5856461A (ja) | 半導体装置の製造方法 | |
| JPH02129915A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH0786278A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |