JPS6358287A - 時間計測回路 - Google Patents
時間計測回路Info
- Publication number
- JPS6358287A JPS6358287A JP20310086A JP20310086A JPS6358287A JP S6358287 A JPS6358287 A JP S6358287A JP 20310086 A JP20310086 A JP 20310086A JP 20310086 A JP20310086 A JP 20310086A JP S6358287 A JPS6358287 A JP S6358287A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time measurement
- counter
- circuit
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 claims abstract description 89
- 230000003111 delayed effect Effects 0.000 claims abstract description 6
- 230000000630 rising effect Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 241001237726 Yoma Species 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000003134 recirculating effect Effects 0.000 description 1
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概 要〕
本願は、時間計測開始信号と時間計測終了信号との時間
間隔を時間クロック信号によりカウンタで計測する時間
計測回路において、測定精度を向上させるために時間計
測開始信号又は時間計測終了信号とこれよりパルス幅の
狭い微分クロック信号とを用いて時間計測開始信号又は
時間計測終了信号よりパルス幅の狭い起動信号をカウン
タに与えてカウンタクリア、カウンタ起動又はカウンタ
停止を行うようにしたものである。
間隔を時間クロック信号によりカウンタで計測する時間
計測回路において、測定精度を向上させるために時間計
測開始信号又は時間計測終了信号とこれよりパルス幅の
狭い微分クロック信号とを用いて時間計測開始信号又は
時間計測終了信号よりパルス幅の狭い起動信号をカウン
タに与えてカウンタクリア、カウンタ起動又はカウンタ
停止を行うようにしたものである。
本発明は、時間計測回路に関し、特に時間計測に先立っ
てカウンタをクリア、カウンタを起動又は停止するため
の回路に関するものである。
てカウンタをクリア、カウンタを起動又は停止するため
の回路に関するものである。
時間計測回路は時間計測開始信号と時間計測終了信号と
の時間間隔を時間クロック信号によりカウンタで計測す
るものであり、各種試験装置の時間計測に用いられると
ともに、カウンタがビット入力によりカウント動作する
ので例えばエラービット数の計測も可能にするものであ
る。
の時間間隔を時間クロック信号によりカウンタで計測す
るものであり、各種試験装置の時間計測に用いられると
ともに、カウンタがビット入力によりカウント動作する
ので例えばエラービット数の計測も可能にするものであ
る。
第６図は従来の時間計測回路を示しており、第７図のタ
イムチャートを参照して説明すると、時間計測開始信号
がＤ型フリフブフロフブ２０に入力されるとともにイン
バータ２１を介してカウンタ２２のクリア端子ＣＬに入
力されている。従って、時間計測開始信号はインバータ
２１により反転されてカウンタクリア信号となってカウ
ンタ２２をまずクリアするとともにフリップフロップ２
０のＱ端子に論理“Ｈ“信号を出力させる。カウンタク
リア信号は“Ｌ”レベルの間だけ、カウンタ２２をクリ
アしておく。
イムチャートを参照して説明すると、時間計測開始信号
がＤ型フリフブフロフブ２０に入力されるとともにイン
バータ２１を介してカウンタ２２のクリア端子ＣＬに入
力されている。従って、時間計測開始信号はインバータ
２１により反転されてカウンタクリア信号となってカウ
ンタ２２をまずクリアするとともにフリップフロップ２
０のＱ端子に論理“Ｈ“信号を出力させる。カウンタク
リア信号は“Ｌ”レベルの間だけ、カウンタ２２をクリ
アしておく。
時間クロック信号はアンドゲート２３にフリップフロッ
プ２０のＱ出力とともに入力されてカウンタ２２のクロ
ック端子ＣＫに入力される。今、フリップフロップ２０
のＱ出力力びＨ″レベルなっているので時間クロック信
号の立上がりでカウンタ２２はカウントを行い、出力端
子Ｑｏ−Ｑｎに２進数のカウント値を発生する。
プ２０のＱ出力とともに入力されてカウンタ２２のクロ
ック端子ＣＫに入力される。今、フリップフロップ２０
のＱ出力力びＨ″レベルなっているので時間クロック信
号の立上がりでカウンタ２２はカウントを行い、出力端
子Ｑｏ−Ｑｎに２進数のカウント値を発生する。
そして、時間計測終了信号がインバータ２４を介してフ
リップフロップ２０のクリア端子ＣＬに入力されるとフ
リップフロップ２０のＱ端子は＠Ｌ、′出力となり時間
クロック信号がアンドゲート２３を通過するのを阻止し
てカウンタ２２のカウント動作を停止する。
リップフロップ２０のクリア端子ＣＬに入力されるとフ
リップフロップ２０のＱ端子は＠Ｌ、′出力となり時間
クロック信号がアンドゲート２３を通過するのを阻止し
てカウンタ２２のカウント動作を停止する。
このような従来の時間計測回路では、時間計測開始信号
がインバータ２１で反転されてカウンタ２２を直接クリ
アするため、カウンタ２２のカウント動作を生じさせる
時間クロック信号の立上がり点が、インバータ２１から
のクリア信号が“Ｌ”レベルにある間はカウント動作を
生じさせない。
がインバータ２１で反転されてカウンタ２２を直接クリ
アするため、カウンタ２２のカウント動作を生じさせる
時間クロック信号の立上がり点が、インバータ２１から
のクリア信号が“Ｌ”レベルにある間はカウント動作を
生じさせない。
一方、時間計測開始信号や時間計測終了信号は、例えば
別のプリント基板から入力されるような場合には雑音等
との関係から出来るだけパルス幅が広いことが望ましい
。
別のプリント基板から入力されるような場合には雑音等
との関係から出来るだけパルス幅が広いことが望ましい
。
従って、時間計測開始信号のパルス幅が広ければ広いほ
ど時間クロック信号の立上がり点と重なる確率が高く測
定誤差が大きくなるという問題点があった。
ど時間クロック信号の立上がり点と重なる確率が高く測
定誤差が大きくなるという問題点があった。
また、時間計測終了信号が長く続いた場合など、次の時
間計測開始信号がその分待機しなければならなかったり
、両者が重なったりするという問題点もあった。
間計測開始信号がその分待機しなければならなかったり
、両者が重なったりするという問題点もあった。
従って、このような問題点を解決するための本発明の目
的は、時間計測開始信号によるカウンタクリア信号と時
間クロック信号の立上がり点ができるだけ重ならない時
間計測回路を実現することであり、また、時間計測開始
及び終了が迅速且つ正確に実行できる時間計測回路を実
現することに在る。
的は、時間計測開始信号によるカウンタクリア信号と時
間クロック信号の立上がり点ができるだけ重ならない時
間計測回路を実現することであり、また、時間計測開始
及び終了が迅速且つ正確に実行できる時間計測回路を実
現することに在る。
第１図は上記の目的を達成するための本願筒１の発明の
時間計測回路を概念的に示した図で、１は時間クロック
信号により時間計測開始信号と時間計測終了信号との時
間間隔を計測するカウンタ回路、２は時間計測開始信号
と、この時間計測開始信号よりパルス幅の狭い微分クロ
ック信号とを入力して時間計測開始信号のパルス幅の一
部分に相当する微分クロック信号の一周期幅のカウンタ
回路１をクリアする信号を発生するクリアパルス発生回
路である。
時間計測回路を概念的に示した図で、１は時間クロック
信号により時間計測開始信号と時間計測終了信号との時
間間隔を計測するカウンタ回路、２は時間計測開始信号
と、この時間計測開始信号よりパルス幅の狭い微分クロ
ック信号とを入力して時間計測開始信号のパルス幅の一
部分に相当する微分クロック信号の一周期幅のカウンタ
回路１をクリアする信号を発生するクリアパルス発生回
路である。
第２図は本願筒２の発明の時間計測回路を概念的に示し
た図で、第１の発明に加えて、時間計測終了信号と、こ
の時間計測終了信号よりパルス幅の狭い微分クロック信
号とを入力して時間計測終了信号のパルス幅の一部分に
相当する微分クロック信号の一周期幅のカウンタ回路１
の動作を停止させる信号を出力するクリアパルス発生回
路３を設けている。
た図で、第１の発明に加えて、時間計測終了信号と、こ
の時間計測終了信号よりパルス幅の狭い微分クロック信
号とを入力して時間計測終了信号のパルス幅の一部分に
相当する微分クロック信号の一周期幅のカウンタ回路１
の動作を停止させる信号を出力するクリアパルス発生回
路３を設けている。
第１の発明を示す第１図において、時間計測開始信号と
、この時間計測開始信号よりパルス幅の狭い微分クロッ
ク信号とがクリアパルス発生回路２に入力される。この
クリアパルス発生回路２では時間計測開始信号のパルス
幅の一部分に相当する微分クロック信号の一周期幅のカ
ウンタ回路１をクリアする信号を発生する。このカウン
タクリア信号はカウンタ回路１をクリアするとともに時
間クロック信号をイネーブル状態にする。カウンタクリ
ア信号は微分クロック信号の一周期分のみ持続するので
、その後はカウンタ回路１のカウント動作を可能にする
。そして、カウント動作は時間計測終了信号がカウント
回路１に入力されるまで続けられる。
、この時間計測開始信号よりパルス幅の狭い微分クロッ
ク信号とがクリアパルス発生回路２に入力される。この
クリアパルス発生回路２では時間計測開始信号のパルス
幅の一部分に相当する微分クロック信号の一周期幅のカ
ウンタ回路１をクリアする信号を発生する。このカウン
タクリア信号はカウンタ回路１をクリアするとともに時
間クロック信号をイネーブル状態にする。カウンタクリ
ア信号は微分クロック信号の一周期分のみ持続するので
、その後はカウンタ回路１のカウント動作を可能にする
。そして、カウント動作は時間計測終了信号がカウント
回路１に入力されるまで続けられる。
第２の発明を示す第２図において、クリアパルス発生回
路３はカウンタ回路１のオーバーフロー出力信号を含む
時間計測終了信号と、この時間計測終了信号よりパルス
幅の狭い微分クロック信号とを入力して時間計測終了信
号のパルス幅の一部分に相当する微分クロック信号の一
周期幅のカウンタ回路１の動作を停止させる信号を出力
する。
路３はカウンタ回路１のオーバーフロー出力信号を含む
時間計測終了信号と、この時間計測終了信号よりパルス
幅の狭い微分クロック信号とを入力して時間計測終了信
号のパルス幅の一部分に相当する微分クロック信号の一
周期幅のカウンタ回路１の動作を停止させる信号を出力
する。
これにより、カウンタ回路１はカウント動作を停止し、
次の時間計測開始信号を待ち、この時間計測開始信号に
よりクリアされて次のカウント動作を開始する。
次の時間計測開始信号を待ち、この時間計測開始信号に
よりクリアされて次のカウント動作を開始する。
以下、本発明に係る時間計測回路の実施例を説明する。
第３図は、第１図に概念的に示した第１の発明の時間計
測回路における一実施例を示しており、クリアパルス発
生回路２は時間計測開始信号と、これよりパルス幅が狭
い微分クロック信号とを入力し、微分クロック信号の立
上がりにより遅延出力を発生する第１のＤ型フリンプフ
ロソプ１１と、このフリップフロップ１１の遅延出力に
より更に遅延した出力を発生する第２のＤ型フリンプフ
ロフプ１２と、第１のフリップフロップ１１の出力と第
２のフリップフロップ１２の反転出力とを入力してカウ
ンタ回路１をクリアする信号を発生するナンドゲート１
３とで構成されている。
測回路における一実施例を示しており、クリアパルス発
生回路２は時間計測開始信号と、これよりパルス幅が狭
い微分クロック信号とを入力し、微分クロック信号の立
上がりにより遅延出力を発生する第１のＤ型フリンプフ
ロソプ１１と、このフリップフロップ１１の遅延出力に
より更に遅延した出力を発生する第２のＤ型フリンプフ
ロフプ１２と、第１のフリップフロップ１１の出力と第
２のフリップフロップ１２の反転出力とを入力してカウ
ンタ回路１をクリアする信号を発生するナンドゲート１
３とで構成されている。
クリアパルス発生回路２はカウンタ回路１に接続されて
おり、このカウンタ回路ｌは第６図と同様にＤ型フリ・
ノブフロップ２０、カウンタ２２、及びアンドゲート２
３を含んでいる。ただし、フリップフロップ２０のクロ
ック端子ＣＫ及びクリア端子ＣＬにはそれぞれインバー
タ２５及び２４が接続されている。また、クリアパルス
発生回路２の出力はカウンタ２２のクリア端子ＣＬに直
接送られる０時間計測終了体号は第６図と同様、インバ
ータ２４を介してフリップフロップのクリア端子ＣＬに
入力されている。
おり、このカウンタ回路ｌは第６図と同様にＤ型フリ・
ノブフロップ２０、カウンタ２２、及びアンドゲート２
３を含んでいる。ただし、フリップフロップ２０のクロ
ック端子ＣＫ及びクリア端子ＣＬにはそれぞれインバー
タ２５及び２４が接続されている。また、クリアパルス
発生回路２の出力はカウンタ２２のクリア端子ＣＬに直
接送られる０時間計測終了体号は第６図と同様、インバ
ータ２４を介してフリップフロップのクリア端子ＣＬに
入力されている。
次に、第３図の実施例の動作を第４図に示したタイムチ
ャートを参照して説明する。
ャートを参照して説明する。
まず、時間計測開始信号と微分クロック信号との関係は
第４図に示すように微分クロック信号の複数周期分が時
間計測開始信号の１パルス幅（拡大して図示した）に相
当している。従って、フリップフロップ１１は、時間計
測開始信号期間中の最初の微分クロック信号の立上がり
で“Ｈ”になる出力信号を発生し、この出力信号を受け
てフリップフロップ１２は微分クロック信号の一周期分
遅れた形で出力し、その反転信号をナンドゲート１３に
送る。ナンドゲート１３の他方の入力はフリップフロッ
プ１１の出力であり、従って、第４図に示すように微分
クロック信号の一周期分だけ“Ｌ”レベルの信号をクリ
アパルス発生回路２の出力とする。このクリア信号はカ
ウンタ２２のクリア端子ＣＬに送られてＬ”レベルの期
間中のみカウンタ２２をクリア状態に置くとともに、イ
ンバータ２５を介して立上がり点でフリップフロップ２
０のＱ出力を“Ｈ″レベルし時間クロック信号をカウン
タ２２のクロック端子ＣＫに送れる状態にしている。
第４図に示すように微分クロック信号の複数周期分が時
間計測開始信号の１パルス幅（拡大して図示した）に相
当している。従って、フリップフロップ１１は、時間計
測開始信号期間中の最初の微分クロック信号の立上がり
で“Ｈ”になる出力信号を発生し、この出力信号を受け
てフリップフロップ１２は微分クロック信号の一周期分
遅れた形で出力し、その反転信号をナンドゲート１３に
送る。ナンドゲート１３の他方の入力はフリップフロッ
プ１１の出力であり、従って、第４図に示すように微分
クロック信号の一周期分だけ“Ｌ”レベルの信号をクリ
アパルス発生回路２の出力とする。このクリア信号はカ
ウンタ２２のクリア端子ＣＬに送られてＬ”レベルの期
間中のみカウンタ２２をクリア状態に置くとともに、イ
ンバータ２５を介して立上がり点でフリップフロップ２
０のＱ出力を“Ｈ″レベルし時間クロック信号をカウン
タ２２のクロック端子ＣＫに送れる状態にしている。
従って、このクリア信号の“Ｌ°レベル期間中に時間ク
ロック信号の立上がり点が来るとその時間クロックはカ
ウンタ２２でカウントされないこととなる。
ロック信号の立上がり点が来るとその時間クロックはカ
ウンタ２２でカウントされないこととなる。
しかしながら、時間計測開始信号を反転した信号の“Ｌ
′信号部分をクリア信号とする従来の例と比較するとク
リア期間が短縮されていることがわかる。これは、微分
クロック信号の周波数を更に高めることにより一層短縮
することが可能となる。
′信号部分をクリア信号とする従来の例と比較するとク
リア期間が短縮されていることがわかる。これは、微分
クロック信号の周波数を更に高めることにより一層短縮
することが可能となる。
第５図は第２の発明の時間計測回路の一実施例を示す図
で、この実施例では同一構成のクリアパルス発生回路を
全部で３個用いている。即ち、第３図に示した回路２の
他、クリアパルス発生回路３として、時間計測終了信号
と微分クロック信号とを入力し第３図と同様のクリアパ
ルス信号を出力するクリアパルス発生回路３ａと、カウ
ンタ２２のオーバーフロー出力と微分クロック信号とを
入力し同様のクリアパルス信号を出力するクリアパルス
発生回路３ｂとを設け、これらの回路３ａ、３ｂの百出
力をアンドゲート３０に入力してその出力をフリップフ
ロップ２０のクリア信号としている。尚、時間計測終了
信号にはクリアパルス発生回路３ｂのオーバーフロー出
力信号も含むものとして考えることができる。
で、この実施例では同一構成のクリアパルス発生回路を
全部で３個用いている。即ち、第３図に示した回路２の
他、クリアパルス発生回路３として、時間計測終了信号
と微分クロック信号とを入力し第３図と同様のクリアパ
ルス信号を出力するクリアパルス発生回路３ａと、カウ
ンタ２２のオーバーフロー出力と微分クロック信号とを
入力し同様のクリアパルス信号を出力するクリアパルス
発生回路３ｂとを設け、これらの回路３ａ、３ｂの百出
力をアンドゲート３０に入力してその出力をフリップフ
ロップ２０のクリア信号としている。尚、時間計測終了
信号にはクリアパルス発生回路３ｂのオーバーフロー出
力信号も含むものとして考えることができる。
この実施例においては、クリアパルス発生回路３ａによ
り時間計測終了信号のパルスを、時間計測開始信号の場
合と同様に、微分クロック信号の一周期分の期間だけ“
Ｌ″レベルクリアパルスに変換しているとともに第３図
の実施例と同様にパルス幅を狭くしている。
り時間計測終了信号のパルスを、時間計測開始信号の場
合と同様に、微分クロック信号の一周期分の期間だけ“
Ｌ″レベルクリアパルスに変換しているとともに第３図
の実施例と同様にパルス幅を狭くしている。
このように時間計測終了信号のパルス幅にかかわらず微
分クロック信号の一周期幅にパルス幅を固定化できると
ともに、パルス幅が狭くなったことにより次の時間計測
開始信号の待ち時間が少なくできることになる。
分クロック信号の一周期幅にパルス幅を固定化できると
ともに、パルス幅が狭くなったことにより次の時間計測
開始信号の待ち時間が少なくできることになる。
更に、時間計測終了信号がいつまでも来ない場合にはカ
ウンタ２２は別の時間計測終了信号としてオーバーフロ
一端子ＯＦから出力を発生し、この出力を上記と同様に
クリアパルス発生回路３ｂで微分クロック信号の一周期
幅の信号に変換してアンドゲート３０に出力する。これ
により、カウンタ２２のオーバーフローを検出してカウ
ンタを停止することが出来ることとなる。
ウンタ２２は別の時間計測終了信号としてオーバーフロ
一端子ＯＦから出力を発生し、この出力を上記と同様に
クリアパルス発生回路３ｂで微分クロック信号の一周期
幅の信号に変換してアンドゲート３０に出力する。これ
により、カウンタ２２のオーバーフローを検出してカウ
ンタを停止することが出来ることとなる。
尚、クリアパルス発生回路３ａ及び３ｂの出力パルスを
アンドゲート３０を通しているのは、回路３ａ又は３ｂ
の出力が６Ｌ”レベルのときフリップフロップ２０をク
リアするからであり、オア回路と同じ作用を果たしてい
る。
アンドゲート３０を通しているのは、回路３ａ又は３ｂ
の出力が６Ｌ”レベルのときフリップフロップ２０をク
リアするからであり、オア回路と同じ作用を果たしてい
る。
以上のように、本発明の時間計測回路によれば、時間計
測開始信号をクリアパルス発生回路を通すことによりパ
ルス幅を微分クロック信号の一周期分の狭い一定幅に変
換してカウンタクリア信号として用いたので、カウンタ
のクリア期間と時間クロック信号の立上がり点とが重な
る確率が小さくなり、測定精度が向上するという効果が
得られるとともに、時間計測終了信号もクリアパルス発
生回路を通したので次の時間計測開始信号によるクリア
動作及びカウント動作が迅速に実現でき、多くの回数に
わたって時間計測する場合には著しく測定速度が向上す
るという効果も得られる。
測開始信号をクリアパルス発生回路を通すことによりパ
ルス幅を微分クロック信号の一周期分の狭い一定幅に変
換してカウンタクリア信号として用いたので、カウンタ
のクリア期間と時間クロック信号の立上がり点とが重な
る確率が小さくなり、測定精度が向上するという効果が
得られるとともに、時間計測終了信号もクリアパルス発
生回路を通したので次の時間計測開始信号によるクリア
動作及びカウント動作が迅速に実現でき、多くの回数に
わたって時間計測する場合には著しく測定速度が向上す
るという効果も得られる。
第１図は本願第１の発明に係る時間計測回路の原理ブロ
ック図、 第２図は本願第２の発明に係る時間計測回路の原理ブロ
ック図、 第３図は第１図に示した時間計測回路の一実施例を示す
ブロック図、 第４図は第１図及び第２図で用いられるクリアパルス発
生回路の実施例の動作波形をしめずタイムチャート図、 第５図は第２図に示した時間計測回路の一実施例を示す
ブロック図、 第６図は従来の時間計測回路を示すブロック図、第７図
は第６図の時間計測回路の動作波形を示すタイムチャー
ト図、である。 第１図から第３図において、 ｌはカウンタ回路、 ２．３．３ａ、３ｂはクリアパルス発生回路、１１．１
２はＤ型フリップフロップ、 １３はナンドゲート、を示す。 尚、図中、同一符号は同−又は相当部分を示す。 特 許出願人 富 士 通 株式会社代理人弁理士
森 １）寛 （外１名）箆Ｉ Ｊ）発明ｌコ係る時間
計測回路の原理図第１図 氾２の発明ｌ；保る与間計」り回箔の原理図も２図 漉３図 峙門計測聞姶信号
−−一αｔｍ／７０ッグイｇシテ
−−−−ＦＦ１１
のＱ出力 −一
−−第４図 弓間討ｚｊ開側詣８ろ 第６図のタイムナヤートを示す図 第７図
ック図、 第２図は本願第２の発明に係る時間計測回路の原理ブロ
ック図、 第３図は第１図に示した時間計測回路の一実施例を示す
ブロック図、 第４図は第１図及び第２図で用いられるクリアパルス発
生回路の実施例の動作波形をしめずタイムチャート図、 第５図は第２図に示した時間計測回路の一実施例を示す
ブロック図、 第６図は従来の時間計測回路を示すブロック図、第７図
は第６図の時間計測回路の動作波形を示すタイムチャー
ト図、である。 第１図から第３図において、 ｌはカウンタ回路、 ２．３．３ａ、３ｂはクリアパルス発生回路、１１．１
２はＤ型フリップフロップ、 １３はナンドゲート、を示す。 尚、図中、同一符号は同−又は相当部分を示す。 特 許出願人 富 士 通 株式会社代理人弁理士
森 １）寛 （外１名）箆Ｉ Ｊ）発明ｌコ係る時間
計測回路の原理図第１図 氾２の発明ｌ；保る与間計」り回箔の原理図も２図 漉３図 峙門計測聞姶信号
−−一αｔｍ／７０ッグイｇシテ
−−−−ＦＦ１１
のＱ出力 −一
−−第４図 弓間討ｚｊ開側詣８ろ 第６図のタイムナヤートを示す図 第７図
Claims (4)
- （１）時間クロック信号により時間計測開始信号と時間
計測終了信号との時間間隔をカウンタ回路（１）で計測
する時間計測回路において、前記時間計測開始信号と、
この時間計測開始信号よりパルス幅の狭い微分クロック
信号とを入力して前記時間計測開始信号のパルス幅の一
部分に相当する前記微分クロック信号の一周期幅の前記
カウンタ回路（１）をクリアする信号を出力するクリア
パルス発生回路（２）を設けたことを特徴とする時間計
測回路。 - （２）前記クリアパルス発生回路（２）が、前記微分ク
ロック信号の立上がりにより出力を発生する第１のＤ型
フリップフロップ（１１）と、このフリップフロップの
出力により遅延された出力を発生する第２のＤ型フリッ
プフロップ（１２）と、前記第１のフリップフロップの
出力と前記第２のフリップフロップの反転出力とを入力
して前記カウンタをクリアする信号を発生するナンドゲ
ート（１３）と、で構成された特許請求の範囲第１項記
載の時間計測回路。 - （３）時間クロック信号により時間計測開始信号と時間
計測終了信号との時間間隔をカウンタ回路（１）で計測
する時間計測回路において、前記時間計測開始信号と、
この時間計測開始信号よりパルス幅の狭い微分クロック
信号とを入力して前記時間計測開始信号のパルス幅の一
部分に相当する前記微分クロック信号の一周期幅の前記
カウンタ回路（１）をクリアする信号を出力する第１の
クリアパルス発生回路（２）と、 前記時間計測終了信号と、この時間計測終了信号よりパ
ルス幅の狭い微分クロック信号とを、入力して前記時間
計測終了信号のパルス幅の一部分に相当する前記微分ク
ロック信号の一周期幅の前記カウンタ回路（１）の動作
を停止させる信号を出力する第２のクリアパルス発生回
路（３）と、 を設けたことを特徴とする時間計測回路。 - （４）前記第２のクリアパルス発生回路（３）が、前記
時間計測終了信号として前記カウンタ回路（１）のオー
バーフロー出力信号を入力するものである特許請求の範
囲第３項記載の時間計測回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20310086A JPS6358287A (ja) | 1986-08-29 | 1986-08-29 | 時間計測回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20310086A JPS6358287A (ja) | 1986-08-29 | 1986-08-29 | 時間計測回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6358287A true JPS6358287A (ja) | 1988-03-14 |
Family
ID=16468383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20310086A Pending JPS6358287A (ja) | 1986-08-29 | 1986-08-29 | 時間計測回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6358287A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04116785U (ja) * | 1991-03-29 | 1992-10-20 | アンリツ株式会社 | ジツタ測定器 |
| JPH08156117A (ja) * | 1994-12-12 | 1996-06-18 | Seisan Nipponsha Kk | 両端チャック付き合成樹脂シート |
-
1986
- 1986-08-29 JP JP20310086A patent/JPS6358287A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04116785U (ja) * | 1991-03-29 | 1992-10-20 | アンリツ株式会社 | ジツタ測定器 |
| JPH08156117A (ja) * | 1994-12-12 | 1996-06-18 | Seisan Nipponsha Kk | 両端チャック付き合成樹脂シート |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4034303A (en) | Electronic pulse generating circuit for eliminating spike pulses | |
| JPS6358287A (ja) | 時間計測回路 | |
| JPH0342810B2 (ja) | ||
| KR930004087B1 (ko) | 디지탈 신호 천이 검출회로 | |
| JP5055016B2 (ja) | 位相差計測回路 | |
| JPH01182784A (ja) | レーザドップラ速度計 | |
| JP2810713B2 (ja) | タイミング発生装置 | |
| KR910001846B1 (ko) | 가변 샘플링주기에 의한 모타의 회전속도 검출회로 및 그 방법 | |
| KR102049093B1 (ko) | 플립플롭 내부의 클록의 변화를 사용한 타이밍에러에 강건한 회로 | |
| KR960010912B1 (ko) | 에이직화한 디지탈 클럭손실 검출기 | |
| JPS5981923A (ja) | カウンタ回路 | |
| JPH0547128B2 (ja) | ||
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| SU746942A1 (ru) | Делитель частоты | |
| JPH0210915A (ja) | パルス状信号の極性統一回路 | |
| KR100237163B1 (ko) | 카운터의 안정화 점검용 채터링 발생회로 | |
| JPS59100817A (ja) | エンコ−ダパルス処理回路 | |
| RU2006867C1 (ru) | Устройство обработки сигнала лазерного доплеровского анемометра | |
| KR970003646Y1 (ko) | 고속 카운트 회로 | |
| JP2002350509A (ja) | 半導体装置 | |
| KR940000643Y1 (ko) | 플립플롭 회로를 이용한 동기펄스 발생회로 | |
| JPS6233394Y2 (ja) | ||
| JPH04307372A (ja) | エッジ検出回路装置 | |
| JPH0552884A (ja) | 周波数測定装置および時間測定装置 | |
| JPS62188516A (ja) | 遅延回路 |