JPS6356739B2 - - Google Patents

Info

Publication number
JPS6356739B2
JPS6356739B2 JP54140912A JP14091279A JPS6356739B2 JP S6356739 B2 JPS6356739 B2 JP S6356739B2 JP 54140912 A JP54140912 A JP 54140912A JP 14091279 A JP14091279 A JP 14091279A JP S6356739 B2 JPS6356739 B2 JP S6356739B2
Authority
JP
Japan
Prior art keywords
data
input
response data
inquiry
limit value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54140912A
Other languages
English (en)
Other versions
JPS5665553A (en
Inventor
Nobumasa Mori
Keizo Mizuguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14091279A priority Critical patent/JPS5665553A/ja
Publication of JPS5665553A publication Critical patent/JPS5665553A/ja
Publication of JPS6356739B2 publication Critical patent/JPS6356739B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 本発明は、データ通信制御方式に関し、特にク
リンチの発生を防ぎ、記憶装置の使用効率を向上
できるデータ通信制御方式に関するものである。
例えば、オンライン・リアルタイム方式のデー
タ通信システムでは、一般に第1図に示すよう
に、複数の端末1からの送信データをそれぞれモ
デム2で変調して伝送回線3に送出し、処理セン
タ側では入力データを集合モデム4で復調して通
信制御装置5を経由し中央処理装置6に送り込
む。反対に、中央処理装置6で処理された出力デ
ータは、通信制御装置5で各端末1に分配され所
定の端末1に対しデータ伝送される。なお、最近
では、モデム2,4で変復調することなく、デイ
ジタル信号のままデータ回線3を介して伝送し、
端末1と処理センタ側との間でデータの授受を行
う方式もある。
第1図における通信制御装置5は、集合モデム
4からの復調データ出力を時分割的に同時に処理
し、各データ回線ごとにビツト・サンプリング、
文字組立て、文字の誤りチエツク、ブロツク単位
の誤りチエツクを行つてバツフアに蓄えた後、順
次、中央処理装置6に転送する。すなわち、集合
モデム4からの直列データは、ビツト・サンプリ
ング回路51により受信され、次の1文字組立回
路52で文字の組立が行われる。
さらにブロツク単位、フレーム単位、バケツト
単位、メツセージ単位等に組立てられた後、この
間キヤラクタ組立時、ブロツク、フレーム等組立
て時にチエツク回路58によりデータのチエツク
が行われ、バツフア59に一旦蓄積され、転送回
路53から中央処理装置6に転送される。
また、処理されたデータをデータ伝送回線3に
送出する場合には、中央処理装置6から転送回路
55を経て返送されたデータをチエツク回路58
でチエツクした後、どの回線に送出するかを示す
回線番号を付してバツフア59に蓄積し、1文字
分解回路56でビツトに分解し、ビツト送出回路
57から集合モデム4を経て相手端末1に送出す
る。
端末1から処理センタ側に送信されるデータを
問合せデータ、処理センタ側から端末1に返送さ
れるデータを応答データとそれぞれ呼ぶことにす
る。
従来、通信制御装置5のバツフア記憶装置59
に採用されている方式は、間合せデータと応答デ
ータを共通の記憶装置に蓄積して待合せ制御を行
う方式である。このような方式のバツフア記憶装
置59では、端末1からの入力データ量、および
中央処理装置6からの入力データ量が急激に増加
した場合、間合せデータ、応答データの区別なく
一律に入力規制を実施している。
いま、記憶装置59にデータが満杯となり、蓄
積された待合せデータがすべて間合せデータの場
合、通信制御装置5は中央処理装置6からの入力
データと端末1からの入力データの受付けを禁止
するとともに、自らは蓄積中の間合せデータを速
やかに中央処理装置6に引渡して、記憶装置59
の使用状況を入力規制解除値以下にしようと努力
する。しかし、この場合、中央処理装置6におい
ても、処理すべきデータと処理結果のデータが輻
輳し、メモリが満杯になつているときには処理装
置6は応答データを速やかに通信制御装置5に引
渡して、満杯の状態から脱しようと努力すること
になる。すなわち、通信制御装置5と中央処理装
置6の間では、互いに相手に対しては入力規制を
かける一方、自らは相手にデータを引渡そうと努
力するため、両者の間でクリンチの状態が発生す
る。このクリンチ状態から脱出する手段がないた
め、この状態になるとシステム全体がストツプし
てしまうことになり、この方式の致命的な欠点と
なつている。
例えば、中央処理装置が運転を開始したシステ
ム開始時や、中央処理装置が障害となり、システ
ムダウンした後障害が回復し、運転を再開したシ
ステム再開時等、全てないし多くの端末側のオペ
レータがシステム開始や再開を待ち続け、開始す
ると同時に一斉に間合わせデータ処理を入力した
ような場合、中央処理装置側での問合せデータ処
理が過多のデータ入力のため追い付かなくなり、
中央処理装置は通信制御装置に対し問合せデータ
の入力規制をかけることになる。
一方、通信制御装置では、中央処理装置の問合
せデータの入力規制がかけられた後も、端末から
問合せデータが入力されると、問合せデータのみ
で自らのバツフアが満杯となり、中央処理装置に
対して応答データの入力規制をかけることにな
る。
中央処理装置がこの入力規制を解除するために
は、既に入力されているデータの処理を順に終了
させ、応答データを通信制御装置に順に渡すこと
により自らの問合せデータ入力用空きバツフアを
減らすことで可能となるが、このときに通信制御
装置が中央処理装置に対し応答データの入力規制
をかけていると、応答データを渡すことができ
ず、空きバツフアを減らして問合せデータの入力
規制を解除することもできない。
一方、通信制御装置は、問合せデータを中央処
理装置に渡せないために、自らのバツフアに問合
せデータが蓄り、中央処理装置に対して応答デー
タの入力規制をかけている状態にある。
すなわち、中央処理装置と通信制御装置間で互
いに相手に対して入力規制をかけ、しかもその解
除は、互いに相手の入力規制が解除されて自らの
空きバツフアを増やさなければできない状態にな
り、中央処理装置と通信制御装置間はクリンチあ
るいはデツドロツクと呼ばれる状態となる。
なお、クリンチ状態とは、前述のように、中央
処理装置と通信制御装置間で互いに相手に対して
入力規制をかけ、この入力規制の解除は、相手の
入力規制が解除され、自ら使用できる空きバツフ
アを増すことにより可能となるが、この自ら使用
できる空きバツフアが全く増えない状態となつ
て、問合せデータも応答データも処理できない状
態のことを言う。
そこで、この欠点を除去するための方式とし
て、従来、通信制御装置5に問合せデータ専用の
記憶装置と応答データ専用の記憶装置を別個に設
けて、待合せ制御を行う方式が提案されている。
この方式を用いれば、前述のようなクリンチ状
態になることは回避できるが、問合せデータ専用
と応答データ専用の記憶装置、あるいは専用の独
立した記憶領域を用いるため、記憶容量が増大す
るのみならず、入力データ量が少いときには使用
効率は低下し、かつ問合せデータか応答データか
を識別した後、格納すべき記憶装置を決める等の
処理が必要となり、制御が複雑になるという欠点
がある。
このように、従来技術のうち、共通のバツフア
を持つ方式では、記憶容量削減の効果はあるが、
クリンチ状態が発生することがあり、一方、問合
わせと応答の各データごとに別個にバツフアを持
つ方式では、クリンチ状態の発生は起らないが、
記憶容量が大きくなつて、小型化、経済化の妨げ
となるとともに、制御も複雑であつた。
本発明の目的は、これらの欠点を解消するた
め、問合せデータと応答データに共通の記憶装置
を用いて、記憶装置の使用効率を向上するととも
に、待合せ制御を簡単にし、しかもクリンチ状態
を発生させないようなデータ通信制御方式を提供
することにある。
本発明のデータ通信制御方式は、問合わせデー
タの送出装置と、該問合わせデータに対し処理を
施した結果を応答データとして返送する装置の間
に位置し、該問合わせデータと該応答データとを
共用して一時的に蓄積するための領域を含むバツ
フア記憶手段を有する装置において、該バツフア
記憶手段の領域の使用率に対する第1の制限値
と、該第1の制限値よりも高い使用率に対する第
2の制限値とを予め設定し、該問合わせデータお
よび該応答データが入力されることにより、先ず
上記領域の使用率が上記第1の制限値に達する
と、該問合わせデータの入力を規制し、次に上記
第2の制限値に達すると、該応答データの入力を
規制し、該応答データの出力が増加して、上記領
域の使用率が上記第2の制限値以下になると、先
ず該応答データの入力制限を解除し、次に上記第
1の制限値以下になると、該問合わせデータの入
力制限を解除することに特徴がある。
以下、本発明の実施例を、図面により説明す
る。
第2図は、本発明の通信制御装置のブロツク図
であり、第2図は第2図の記憶装置の使用状態遷
移の説明図である。
第2図では、バツフア記憶装置とその制御回路
とデータ入出力回路のみが示されており、それ以
外は従来と同じ回路が用いられるため記載を省略
している。
第2図に示すように、問合せデータ入力回路1
5から入力した問合せデータと、応答データ入力
回路13から入力した応答データは、いずれも共
通のバツフア記憶装置11に蓄積されて待合せ制
御が行われ、それぞれ問合せデータ出力回路12
を介して中央処理装置CPUに、また応答データ
出力回路14を介して端末IC側に送出される。
第2図では、記憶装置使用状況監視回路16、
応答データ入力規制回路17、応答データ入力規
制解除回路18、問合せデータ入力規制回路1
9、および問合せデータ入力規制回路20が設置
される。
第3図に示すように、記憶装置11の使用率が
上昇してαのレベルになると問合せデータの入力
規制がかかり、βのレベルになると応答データの
入力規制がかかる。また、記憶装置11の使用率
が下降してβのレベルになると、応答データの入
力規制が解除され、次いで、αのレベルになると
問合せデータの入力規制が解除される。第3図で
は、入力規制レベルと入力規制解除レベルが、説
明を簡単にするために同一にされているが、一般
的には入力規制解除レベルは入力規制レベルより
低くされる。
また、第3図の記憶装置11では、問合せデー
タと応答データを合せたデータ量により使用率が
斜線により示されているが、実際に格納されるエ
リアは任意に定められる。
さらに、記憶装置使用状況監視回路16は、記
憶装置11の使用率を常時監視して、使用率が第
3図のαのレベルになつたとき問合せデータ入力
規制回路19、または問合せデータ入力規制解除
回路20にそれぞれ規制信号と解除信号を送出
し、βのレベルになつたとき応答データ入力規制
回路17、または応答データ入力規制解除回路1
8にそれぞれ規制信号と解除信号を送出する機能
を有する。これらの制御信号を受けた各入力規制
および入力規制解除回路17〜20は、応答デー
タ入力回路13または問合せデータ入力回路15
に対し、例えばゲート回路を開閉させることによ
り、入力データの規制または規制解除を行う。
先ず、第3図aの状態では、未が入力規制のか
からない状態であるため、入力される問合せデー
タと応答データはすべて記憶装置11に格納し待
合せ制御を行う。次に、第3図bの状態になる
と、問合せデータの規制レベルαを越えているた
め、問合せデータ入力規制回路19が動作し、問
合せデータの入力が禁止される。このとき記憶装
置11内のすべてのデータが問合せデータであつ
ても、それ以後問合せデータは入力されないが、
応答データは未だ規制されていないため中央処理
装置6からの入力を通信制御装置5では受付け
る。
次に、第3図cの状態になると、応答データの
規制レベルβを越えているため、応答データ入力
規制回路17が動作し、中央処理装置6からの応
答データの転送はできなくなる。このとき、中央
処理装置6がデータで満杯になつていると一時的
にクリンチ状態になる可能性もあるが、通信制御
装置5の記憶装置11に溜つているデータの一部
は応答データであるため、これらの応答データが
端末装置1に送出された後、記憶装置11の使用
状態は第3図dの状態となり、応答データ入力規
制解除回路18が動作して応答データの入力規制
が解除され、処理装置6から応答データの転送が
可能となつて、クリンチ状態から脱出できること
になる。さらに、第3図eの状態になると、問合
せデータ入力規制解除ラインαより使用率は低く
なるので、問合せデータ入力規制解除回路20が
動作し、問合せデータの入力規制は解除される。
本発明の実施例では、中央処理装置と端末装置
の間に位置し、両者から入力するデータを蓄積し
て待合せ制御を行う通信制御装置に適用した場合
を説明したが、このようなデータ通信装置に限ら
ずに、装置と装置の中間に位置してデータの待合
せ制御を行う装置であれば、各分野の装置に対し
て適用可能である。
以上、説明したように、本発明によれば、デー
タ伝送を行う装置の中間で、データの待合せ制御
を行う装置において、両入力データを共通の記憶
装置に蓄積することにより、記憶容量を少くして
使用効率を向上させるとともに、両入力データの
入力規制値を異ならせることにより、クリンチ状
態の発生を回避することができる。
【図面の簡単な説明】
第1図は従来の通信制御装置のブロツク図、第
2図は本発明の実施例を示す通信制御装置のブロ
ツク図、第3図は第2図の記憶装置の使用状態遷
移の説明図である。 1:端末装置、2:モデム、3:通信回線、
4:集合モデム、5:通信制御装置、6:中央処
理装置、11:バツフア記憶装置、12:問合せ
データ出力回路、13:応答データ入力回路、1
4:応答データ出力回路、15:問合せデータ入
力回路、16:記憶装置使用状況監視回路、1
7:応答データ入力規制回路、18:応答データ
入力規制解除回路、19:問合せデータ入力規制
回路、20:問合せデータ入力規制解除回路。

Claims (1)

    【特許請求の範囲】
  1. 1 問合わせデータの送出装置と、該問合わせデ
    ータに対し処理を施した結果を応答データとして
    返送する装置の間に位置し、該問合わせデータと
    該応答データとを共用して一時的に蓄積するため
    の領域を含むバツフア記憶手段を有する装置にお
    いて、該バツフア記憶手段の領域の使用率に対す
    る第1の制限値と、該第1の制限値よりも高い使
    用率に対する第2の制限値とを予め設定し、該問
    合わせデータおよび該応答データが入力されるこ
    とにより、先ず上記領域の使用率が上記第1の制
    限値に達すると、該問合わせデータの入力を規制
    し、次に上記第2の制限値に達すると、該応答デ
    ータの入力を規制し、該応答データの出力が増加
    して、上記領域の使用率が上記第2の制限値以下
    になると、先ず該応答データの入力制限を解除
    し、次に上記第1の制限値以下になると、該問合
    わせデータの入力制限を解除することを特徴とす
    るデータ通信制御方式。
JP14091279A 1979-10-31 1979-10-31 Data communication control system Granted JPS5665553A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14091279A JPS5665553A (en) 1979-10-31 1979-10-31 Data communication control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14091279A JPS5665553A (en) 1979-10-31 1979-10-31 Data communication control system

Publications (2)

Publication Number Publication Date
JPS5665553A JPS5665553A (en) 1981-06-03
JPS6356739B2 true JPS6356739B2 (ja) 1988-11-09

Family

ID=15279702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14091279A Granted JPS5665553A (en) 1979-10-31 1979-10-31 Data communication control system

Country Status (1)

Country Link
JP (1) JPS5665553A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2662258B2 (ja) * 1988-09-30 1997-10-08 日本電信電話株式会社 情報中継用ノード装置

Also Published As

Publication number Publication date
JPS5665553A (en) 1981-06-03

Similar Documents

Publication Publication Date Title
JPS62227243A (ja) 伝送制御方式
US20100115242A1 (en) Engine/processor cooperation system and cooperation method
US5228129A (en) Synchronous communication interface for reducing the effect of data processor latency
JPS6356739B2 (ja)
JPS6410148B2 (ja)
US20100299461A1 (en) Information processing apparatus and image forming apparatus
JPH04245355A (ja) ファイル転送方式
JP3045147B2 (ja) 移動通信用データ中継装置
KR0182707B1 (ko) 교환기에 있어서 프로세서간통신 메세지에 대한 모니터장치 및 방법
JPH01225261A (ja) パケット送信装置
JPS6325736B2 (ja)
JP2604494B2 (ja) トークンリングlanフロー制御方式
JPS6033768A (ja) ふくそう情報転送方式
US5838661A (en) Method and arrangement for shutting off a receive channel in a data communications system
US7239640B1 (en) Method and apparatus for controlling ATM streams
JP3263957B2 (ja) 監視タイマシステム
JPH04316241A (ja) Atmスイッチ
JP3203371B2 (ja) データ収集用インタフェース装置
JP2618128B2 (ja) 輻輳規制方法及び装置
JP2917369B2 (ja) 回線ネットワークコントローラ
JPS58177056A (ja) 環状回線網通信方法
JPS5920130B2 (ja) 過剰デ−タ転送制限方式
JP2842639B2 (ja) データ転送方式
JPS6332302B2 (ja)
JPS6325735B2 (ja)