JPS6332302B2 - - Google Patents
Info
- Publication number
- JPS6332302B2 JPS6332302B2 JP56006865A JP686581A JPS6332302B2 JP S6332302 B2 JPS6332302 B2 JP S6332302B2 JP 56006865 A JP56006865 A JP 56006865A JP 686581 A JP686581 A JP 686581A JP S6332302 B2 JPS6332302 B2 JP S6332302B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- short
- buffer
- long
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000872 buffer Substances 0.000 claims description 47
- 230000010365 information processing Effects 0.000 claims description 24
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は、コントロールステーシヨン装置、特
に、データハイウエイと前記データハイウエイに
接続される情報処理装置との間に位置し、両者の
間でのデータ通信の制御を行なうデータハイウエ
イ用コントロールステーシヨン装置に関する。
に、データハイウエイと前記データハイウエイに
接続される情報処理装置との間に位置し、両者の
間でのデータ通信の制御を行なうデータハイウエ
イ用コントロールステーシヨン装置に関する。
一般に、コントロールステーシヨン装置は、所
定のフオーマツトの受信フレームをデータハイウ
エイから受信して、この受信フレームに含まれる
受信データを情報処理装置に送出する。
定のフオーマツトの受信フレームをデータハイウ
エイから受信して、この受信フレームに含まれる
受信データを情報処理装置に送出する。
第１図は本発明ならびに従来のコントロールス
テーシヨン装置で受信される受信フレームのフレ
ームフオーマツトの一例を示すフオーマツト説明
図である。フレームフオーマツト１５は制御部１
６とデータ部１７とで構成されており、制御部１
６にはデータ部１７を構成する受信データのデー
タ長を示すデータ長フイールド１８が含まれてい
る。
テーシヨン装置で受信される受信フレームのフレ
ームフオーマツトの一例を示すフオーマツト説明
図である。フレームフオーマツト１５は制御部１
６とデータ部１７とで構成されており、制御部１
６にはデータ部１７を構成する受信データのデー
タ長を示すデータ長フイールド１８が含まれてい
る。
それゆえ、コントロールステーシヨン装置は、
受信フレームを受信すると、データ長フイールド
１８で示されるデータ長に従つて受信データの蓄
積制御ならびに情報処理装置の転送制御を行な
う。
受信フレームを受信すると、データ長フイールド
１８で示されるデータ長に従つて受信データの蓄
積制御ならびに情報処理装置の転送制御を行な
う。
従来のコントロールステーシヨン装置は、デー
タハイウエイから受信された受信フレームに含ま
れる受信データを格納する入力バツフアと、前記
受信フレームが受信されるごとに前記入力バツフ
アに格納された受信データを情報処理装置に送出
するための入出力制御部とを含んで構成される。
タハイウエイから受信された受信フレームに含ま
れる受信データを格納する入力バツフアと、前記
受信フレームが受信されるごとに前記入力バツフ
アに格納された受信データを情報処理装置に送出
するための入出力制御部とを含んで構成される。
以下に、従来のコントロールステーシヨン装置
に例について、図面を参照して説明する。
に例について、図面を参照して説明する。
第２図は従来のコントロールステーシヨン装置
の一例を示すブロツク図で、送受信データ用の入
出力バツフアが各１個具備されており、情報処理
装置との間での送信および受信データはそれぞれ
のバツフアに一つづつ入れられ、データハイウエ
イと送受していた。
の一例を示すブロツク図で、送受信データ用の入
出力バツフアが各１個具備されており、情報処理
装置との間での送信および受信データはそれぞれ
のバツフアに一つづつ入れられ、データハイウエ
イと送受していた。
図中、１はコントロールステーシヨン装置を示
し、その構成はデータハイウエイ２とのインタフ
エイスを制御する入出力制御部３、入力データバ
ツフア４、情報処理装置５とのインタフエイスケ
ーブル６と接続される入出力制御部７、出力デー
タバツフア８、共通制御部９からなる。
し、その構成はデータハイウエイ２とのインタフ
エイスを制御する入出力制御部３、入力データバ
ツフア４、情報処理装置５とのインタフエイスケ
ーブル６と接続される入出力制御部７、出力デー
タバツフア８、共通制御部９からなる。
ところで、データハイウエイ２からの受信デー
タには、他のコントロールステーシヨン装置から
送出される一般情報としての長データのほかに、
正常受信通知や受信不可通知などという短データ
があるが、この短データも長データと同様に、コ
ントロールステーシヨン装置１の入力データバツ
フア４に入れられ、その都度情報処理装置５に送
られていた。
タには、他のコントロールステーシヨン装置から
送出される一般情報としての長データのほかに、
正常受信通知や受信不可通知などという短データ
があるが、この短データも長データと同様に、コ
ントロールステーシヨン装置１の入力データバツ
フア４に入れられ、その都度情報処理装置５に送
られていた。
従つて、ホストとなる情報処理装置５において
は前記短データによる受信回数が多くなり、その
ため情報処理装置５の負荷が大になる。
は前記短データによる受信回数が多くなり、その
ため情報処理装置５の負荷が大になる。
また、データハイウエイ２に実時間処理のミニ
コンピユータや工場端末等が多数接続されるシス
テムにおいては、それらの装置からの短データが
連続して発生し、コントロールステーシヨン装置
１に送られてきた場合には、情報処理装置５での
受信が間に合わず、短データの脱落が発生する可
能性がある。
コンピユータや工場端末等が多数接続されるシス
テムにおいては、それらの装置からの短データが
連続して発生し、コントロールステーシヨン装置
１に送られてきた場合には、情報処理装置５での
受信が間に合わず、短データの脱落が発生する可
能性がある。
すなわち、従来のコントロールステーシヨン装
置は、情報処理装置への受信データの送出回数が
大であるという欠点があつた。
置は、情報処理装置への受信データの送出回数が
大であるという欠点があつた。
本発明の目的は、情報処理装置への受信データ
の送出回数を削減できるコントロールステーシヨ
ン装置を提供することにある。
の送出回数を削減できるコントロールステーシヨ
ン装置を提供することにある。
すなわち、本発明の目的は、長データと短デー
タの判定を行ない、短データを規定時間に達する
までコントロールステーシヨンに蓄積することに
より上記欠点を解決し、情報処理装置の受信回数
を減少させ、短データの脱落を防止できるように
したコントロールステーシヨン装置を提供するこ
とにある。
タの判定を行ない、短データを規定時間に達する
までコントロールステーシヨンに蓄積することに
より上記欠点を解決し、情報処理装置の受信回数
を減少させ、短データの脱落を防止できるように
したコントロールステーシヨン装置を提供するこ
とにある。
本発明のコントロールステーシヨン装置は、デ
ータ部とこのデータ部のデータ長を示すデータ長
フイールドからなる受信フレームをデータハイウ
エイから受信したときに前記データ長が所定長以
上か否かにより長データか短データかを判定して
判定結果を出力する判定回路と、前記判定結果が
長データであることを示しているときにこの長デ
ータを格納する第１の入力データバツフアと、前
記判定結果が短データであることを示していると
きにこの短データを累積格納する第２の入力デー
タバツフアと、時間計数を行ない規定時間の経過
後にタイムアウト信号を発生するタイマーと、前
記判定結果が長データであることを示していると
きに格納された長データを前記タイムアウト信号
が発生したときに累積格納された短データを情報
処理装置に出力する入出力制御部とを含んで構成
される。
ータ部とこのデータ部のデータ長を示すデータ長
フイールドからなる受信フレームをデータハイウ
エイから受信したときに前記データ長が所定長以
上か否かにより長データか短データかを判定して
判定結果を出力する判定回路と、前記判定結果が
長データであることを示しているときにこの長デ
ータを格納する第１の入力データバツフアと、前
記判定結果が短データであることを示していると
きにこの短データを累積格納する第２の入力デー
タバツフアと、時間計数を行ない規定時間の経過
後にタイムアウト信号を発生するタイマーと、前
記判定結果が長データであることを示していると
きに格納された長データを前記タイムアウト信号
が発生したときに累積格納された短データを情報
処理装置に出力する入出力制御部とを含んで構成
される。
すなわち、本発明のコントロールステーシヨン
装置は、データハイウエイと前記データハイウエ
イに接続される情報処理装置との間に位置し、両
者の間のデータ転送を行なうデータハイウエイ用
のコントロールステーシヨン装置であつて、デー
タハイウエイから送信される長データを蓄積する
第１の入力データバツフアの他に短データを蓄積
する第２の入力データバツフアを具備し、データ
ハイウエイからのデータ受信時それが長データで
あるか短データであるかの判定を行ない、長デー
タは第１の入力データバツフアに短データは第２
の入力データバツフアにそれぞれ蓄積し、長デー
タはその受信毎に前記情報処理装置へ送り、短デ
ータは累積して規定時間毎に情報処理装置へ送る
ように構成される。
装置は、データハイウエイと前記データハイウエ
イに接続される情報処理装置との間に位置し、両
者の間のデータ転送を行なうデータハイウエイ用
のコントロールステーシヨン装置であつて、デー
タハイウエイから送信される長データを蓄積する
第１の入力データバツフアの他に短データを蓄積
する第２の入力データバツフアを具備し、データ
ハイウエイからのデータ受信時それが長データで
あるか短データであるかの判定を行ない、長デー
タは第１の入力データバツフアに短データは第２
の入力データバツフアにそれぞれ蓄積し、長デー
タはその受信毎に前記情報処理装置へ送り、短デ
ータは累積して規定時間毎に情報処理装置へ送る
ように構成される。
すなわち、本発明のコントロールステーシヨン
装置は、長データを格納するための第１の入力デ
ータバツフアと、短データを蓄積するための第２
の入力データバツフアと、これら２つの入力デー
タバツフアを制御するバツフア制御部とを備えデ
ータハイウエイからの長データと短データを判定
回路により判定しそれぞれの入力バツフアに入
れ、バツフア制御部のタイマーが規定時間経過し
たことを示した場合、蓄積された短データをバツ
フア制御部の指示により第２の入力バツフアから
情報処理装置に送出する機構を有して構成され
る。
装置は、長データを格納するための第１の入力デ
ータバツフアと、短データを蓄積するための第２
の入力データバツフアと、これら２つの入力デー
タバツフアを制御するバツフア制御部とを備えデ
ータハイウエイからの長データと短データを判定
回路により判定しそれぞれの入力バツフアに入
れ、バツフア制御部のタイマーが規定時間経過し
たことを示した場合、蓄積された短データをバツ
フア制御部の指示により第２の入力バツフアから
情報処理装置に送出する機構を有して構成され
る。
次に、本発明の実施例について、図面を参照し
て詳細に説明する。
て詳細に説明する。
第３図は、本発明の一実施例を示すブロツク図
で、コントロールステーシヨン装置１′は、デー
タハイウエイ２からの受信データの長さを判定す
るための判定回路１２と、判定後に長データを格
納する入力データバツフア１０と、判定後に短デ
ータを累積格納する入力バツフア１１と、２つの
入力データバツフアを制御し規定時間の経過を知
らせるタイマー１３を備えたバツフア制御部１４
とを含んで構成される。その他の部分は第２図に
示したものと同じである。
で、コントロールステーシヨン装置１′は、デー
タハイウエイ２からの受信データの長さを判定す
るための判定回路１２と、判定後に長データを格
納する入力データバツフア１０と、判定後に短デ
ータを累積格納する入力バツフア１１と、２つの
入力データバツフアを制御し規定時間の経過を知
らせるタイマー１３を備えたバツフア制御部１４
とを含んで構成される。その他の部分は第２図に
示したものと同じである。
次に、短データの情報処理装置５への送信動作
について述べる。
について述べる。
データハイウエイ２からの受信データはデータ
ハイウエイ用の入出力制御部３にて受信される。
受信フレームのフレームフオーマツトは第１図で
説明したように構成されている。
ハイウエイ用の入出力制御部３にて受信される。
受信フレームのフレームフオーマツトは第１図で
説明したように構成されている。
それゆえ、データ長フイールド１８に示される
データ長が ある一定の値（例えば８バイト）以
下の場合は短データとし、その値を越える場合
（例えば９バイト以上）は長データである。入出
力制御部３にて受信された受信フレームはデータ
長を判定する判定回路１２により長データか短デ
ータかの判定が行なわれ該当入力データバツフア
に入れられる。
データ長が ある一定の値（例えば８バイト）以
下の場合は短データとし、その値を越える場合
（例えば９バイト以上）は長データである。入出
力制御部３にて受信された受信フレームはデータ
長を判定する判定回路１２により長データか短デ
ータかの判定が行なわれ該当入力データバツフア
に入れられる。
入力バツフア１１においては、蓄積された短デ
ータの終りを示すエンドマークは新たな短データ
の蓄積毎に前のエンドマークが消されて新たに累
積して格納された短データの直後の番地につけら
れる。
ータの終りを示すエンドマークは新たな短データ
の蓄積毎に前のエンドマークが消されて新たに累
積して格納された短データの直後の番地につけら
れる。
バツフア制御部１４内のタイマー１３が規定時
間に達したことを示した場合、タイムアウト信号
を発生してバツフア制御部１４の指示により直ち
にエンドマークまでの蓄積された短データを、入
出力制御部７を通して情報処理装置５に送信す
る。
間に達したことを示した場合、タイムアウト信号
を発生してバツフア制御部１４の指示により直ち
にエンドマークまでの蓄積された短データを、入
出力制御部７を通して情報処理装置５に送信す
る。
この場合規定時間に達した場合に、入力バツフ
ア１１に１つも短データが格納されていないとき
はバツフア制御部１４は指示を出さない。
ア１１に１つも短データが格納されていないとき
はバツフア制御部１４は指示を出さない。
また、タイマー１３の値は人手またはプログラ
ムにより外部から設定可能である。
ムにより外部から設定可能である。
なお、上述の実施例で、タイマーは最初の短デ
ータを格納したときから時間計数を開始する。
ータを格納したときから時間計数を開始する。
本発明のコントロールステーシヨン装置は、第
２の入力データバツフアとタイマーを追加するこ
とにより、短データを累積格納して、時間計数を
行ない規定時間経過時に累積格納していた短デー
タを一括して情報処理装置に送出できるので、受
信データの送出回数が削減できるという効果があ
る。
２の入力データバツフアとタイマーを追加するこ
とにより、短データを累積格納して、時間計数を
行ない規定時間経過時に累積格納していた短デー
タを一括して情報処理装置に送出できるので、受
信データの送出回数が削減できるという効果があ
る。
すなわち、本発明のコントロールステーシヨン
装置は、短データをタイマーがタイムアウトする
まで入力データバツフアに蓄積して格納すること
により、情報処理装置への送信回数を大幅に減少
させることができ、短データは長データとは別の
入力データバツフアに一時的に格納が可能なため
短データの脱落を防止できるという効果がある。
装置は、短データをタイマーがタイムアウトする
まで入力データバツフアに蓄積して格納すること
により、情報処理装置への送信回数を大幅に減少
させることができ、短データは長データとは別の
入力データバツフアに一時的に格納が可能なため
短データの脱落を防止できるという効果がある。
第１図は本発明ならびに従来のコントロールス
テーシヨン装置で受信される受信フレームのフレ
ームフオーマツトの一例を示すフオーマツト説明
図、第２図は従来の一例を含む概略ブロツク図、
第３図は本発明の一実施例を含むブロツク図であ
る。 １，１′……コントロールステーシヨン装置、
２……データハイウエイ、３……入出力制御部、
４……入力データバツフア、５……情報処理装
置、６……インタフエイスケーブル、７……入出
力制御部、８……出力データバツフア、９……共
通制御部、１０……入力データバツフア１、１１
……入力データバツフア２、１２……判定回路、
１３……タイマー、１４……バツフア制御部、１
５……フレームフオーマツト、１６……制御部、
１７……データ部、１８……データ長フイール
ド。
テーシヨン装置で受信される受信フレームのフレ
ームフオーマツトの一例を示すフオーマツト説明
図、第２図は従来の一例を含む概略ブロツク図、
第３図は本発明の一実施例を含むブロツク図であ
る。 １，１′……コントロールステーシヨン装置、
２……データハイウエイ、３……入出力制御部、
４……入力データバツフア、５……情報処理装
置、６……インタフエイスケーブル、７……入出
力制御部、８……出力データバツフア、９……共
通制御部、１０……入力データバツフア１、１１
……入力データバツフア２、１２……判定回路、
１３……タイマー、１４……バツフア制御部、１
５……フレームフオーマツト、１６……制御部、
１７……データ部、１８……データ長フイール
ド。
Claims (1)
- １ データ部とこのデータ部のデータ長を示すデ
ータ長フイールドからなる受信フレームをデータ
ハイウエイから受信したときに前記データ長が所
定長以上か否かにより長データか短データかを判
定して判定結果を出力する判定回路と、前記判定
結果が長データであることを示しているときにこ
の長データを格納する第１の入力データバツフア
と前記判定結果が短データであることを示してい
るときにこの短データを累積格納する第２の入力
データバツフアと、最初の短データを格納したと
きから開始し時間計数を行ない規定時間の経過後
にタイムアウト信号を発生するタイマーと、前記
判定結果が長データであることを示しているとき
に格納された長データを情報処理装置に出力しな
らびに前記タイムアウト信号が発生したときに累
積格納された短データを情報処理装置に出力する
入出力制御部とを含むことを特徴とするコントロ
ールステーシヨン装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56006865A JPS57119543A (en) | 1981-01-19 | 1981-01-19 | Control station device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56006865A JPS57119543A (en) | 1981-01-19 | 1981-01-19 | Control station device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57119543A JPS57119543A (en) | 1982-07-26 |
| JPS6332302B2 true JPS6332302B2 (ja) | 1988-06-29 |
Family
ID=11650128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56006865A Granted JPS57119543A (en) | 1981-01-19 | 1981-01-19 | Control station device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57119543A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744549B2 (ja) * | 1986-03-31 | 1995-05-15 | 横河電機株式会社 | デ−タ伝送装置 |
-
1981
- 1981-01-19 JP JP56006865A patent/JPS57119543A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57119543A (en) | 1982-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62227243A (ja) | 伝送制御方式 | |
| US4365296A (en) | System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JPS6332302B2 (ja) | ||
| JPS6313623B2 (ja) | ||
| JPS6076845A (ja) | デ−タ伝送装置 | |
| JP2523874B2 (ja) | 非同期式シリアルデ―タ伝送装置 | |
| JPH1049344A (ja) | バッファのビジー制御方式 | |
| EP0285335A2 (en) | Data communication system and method | |
| JPH04127738A (ja) | ネットワークシステムと同報通信応答制御方法 | |
| JP2744171B2 (ja) | Ｌａｎシステム | |
| JP2878190B2 (ja) | バッファエリア管理方法 | |
| JP2697036B2 (ja) | 集配信処理装置 | |
| JPS6360428B2 (ja) | ||
| JPH07264262A (ja) | データ転送速度制御方式 | |
| JPS6356739B2 (ja) | ||
| JPS60264140A (ja) | ル−プ伝送方法 | |
| JPH0417492B2 (ja) | ||
| JPH0342741B2 (ja) | ||
| JPS6053348A (ja) | デ−タ転送装置におけるデ−タ再送方式 | |
| JPS5995643A (ja) | 割込デ−タ転送方式 | |
| JP2000011277A (ja) | 回線インターフェース | |
| JPS61281349A (ja) | インタフエ−ス制御方法 | |
| JPH0661072B2 (ja) | 受信契機制御方式 | |
| JPH05336123A (ja) | ネットワーク管理パケット受信方法 |