JPS6355695A - 回路配列及び共鳴ラベル並びにその製法 - Google Patents

回路配列及び共鳴ラベル並びにその製法

Info

Publication number
JPS6355695A
JPS6355695A JP62189033A JP18903387A JPS6355695A JP S6355695 A JPS6355695 A JP S6355695A JP 62189033 A JP62189033 A JP 62189033A JP 18903387 A JP18903387 A JP 18903387A JP S6355695 A JPS6355695 A JP S6355695A
Authority
JP
Japan
Prior art keywords
planar
insulating layer
area
circuit
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62189033A
Other languages
English (en)
Other versions
JP2912370B2 (ja
Inventor
パウル リヒター ユルゲンセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Durgo AG
Original Assignee
Durgo AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Durgo AG filed Critical Durgo AG
Publication of JPS6355695A publication Critical patent/JPS6355695A/ja
Application granted granted Critical
Publication of JP2912370B2 publication Critical patent/JP2912370B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • GPHYSICS
    • G08SIGNALLING
    • G08BSIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00Burglar, theft or intruder alarms
    • G08B13/22Electrical actuation
    • G08B13/24Electrical actuation by interference with electromagnetic field distribution
    • G08B13/2402Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting
    • G08B13/2428Tag details
    • G08B13/2437Tag layered structure, processes for making layered tags
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672Superposed layout, i.e. in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0571Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Burglar Alarm Systems (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔要 約〕 基材1の上に設けた導電性の回路パターン2の製作、特
に共鳴ラベルの製作に於いて、該回路パターンの両方の
平面部分2,2aの間に配置すべき絶縁層を、その厚さ
及びパターンに更に良く影響し得るように、液状又はペ
ースト状、即ち変形し得る状態で形成する。そのような
方法で製作出来る典型的な回路配列は、その絶縁層6の
厚さが最大でも形成時の厚さ又はそれ以下であり、或い
はこれが導電性の部分2,2aのみを覆い、その間の表
面の部分にはそのような絶縁層6が存在しないことを特
徴とする。
〔産業上の利用分野〕
本発明は導電性回路パターンの基材の上に設けた第1平
面部分が少なくとも1個の平面範囲を有し、これが第2
の平面部分の平面範囲を絶縁層によってのみ分離された
状態で覆っているように形成された回路配列に関する。
〔従来の技術〕
その製法としては、例えば米国特許第3913219号
又は第4369557号に提案されている。その一つで
は絶縁性基材の両面に回路パターンの組をなす平面部分
が設けてあり、その他の場合には基材の片面に両方の平
面部分を並べて作り、この基材を折り畳むことによって
、回路パターンの両方の平面部分の間に二層の絶縁性基
材が挿入されるようにしたものである。
このようにして製作された回路配列の問題点として、こ
の種のラベルを付けた商品を扱っている商店のレジスタ
ーでは、このラベルを衝撃電流で無効にしなければなら
ないが、絶縁層の厚い程それだけ大きな衝撃電流が必要
になる。種々の安全や監視の目的に使用する回路配列で
、例えば誘電体で普通はお互いに分離されている二つの
導体を非常の際に衝撃電流で短絡しようとする場合にも
、勿論同様な問題が起こる。一般に(基材として)用い
られるポリエチレンフィルムをピンホールなしに圧延出
来るのは、約30μmの厚さ迄であり、この厚さでは共
鳴ラベルを無効にするのに、振動回路を励起するに必要
な電流の約10倍の強さの衝撃電流が要求される。基材
を二層にしなければならないならば、勿論この電流の強
さは更に増大し、回路の費用等もそれだけ高くなる。
〔発明が解決しようとする課題とその解決手段〕本発明
の目的は、形態に於いて又絶縁層の寸法について、大き
な融通性を持たせようとするものであり、この目的は特
許請求の範囲第1項及び第4項記載の必須要件により達
成される。
〔実施例〕
本発明による回路配列の好ましい実施態様に就いては、
特許請求の範囲第2項、第3項、第5項から第7項の特
徴に記載した。回路配列の製作に就いては特許請求の範
囲第8項記載の特徴によるのが有効で、更に特許請求の
範囲第9項から第12項の特徴の少なくとも何れか一つ
を使用するのが好ましい。
ここで重要なのは、従来、絶縁層を基材層として使用し
、回路パターンの両方の平面部分をそれぞれこの基材層
の両面に設ける必要があると見做されていた点である。
これに対して本発明によれば、基材フィルムは回路パタ
ーンをとにかく取り扱えるようにする機能を有するだけ
であり、一方絶縁層はこれまで公知でない方法これまで
公知でない薄い厚さに、これまで公知でない材料から、
そしてこれまで公知でないやり方で、即ちこの絶縁層が
電導性の回路パターンの一つの平面部分だけを被覆して
これを第2の平面部分から分離するが、回路パターンの
その間にある部分は覆わないという状態に形成する方法
でもたらされ、この方法の多くの利点が確認された。こ
こで絶縁層として結合剤、特に接着剤を使用すれば更に
有利である。即ち、回路の平面部分同士、又はこれと絶
縁材料とを結合する場合、例えばアルミニウム層とポリ
エチレンのような合成樹脂とを結合する場合、従来一般
には前処理を必要としたが、上記の方法を取ればこの前
処理をはふけるので、更に省力化出来る。黒体図形の製
作に於いて、構成要素の密度が益々増大し、それだけ導
体図形が圧縮されるようになっているので、腐食剤に耐
えるラフカー(溶剤)で作業するのは、(特に溶剤の揮
発等により)所要の精度が確保出来なくなるので好まし
くない。そのような場合は、絶縁層を結合剤に活性化す
る、即ち、絶縁層を接着性の無い不活性の状態から接着
性を示す活性の状態にもたらせばよい。
これらの対策の各々は単独でも、本発明による材料ある
いは製作費用の削減に、また共鳴ラベルの場合には容易
に無効に出来る点に、部分的に効果があるが、いくつか
の対策、特に全ての対策を同時に実施するのが好ましい
ことは言うまでもない。
コーティングの工程に液状又はペースト状の絶縁材料を
使用することによって、層の厚さを自由に選定出来るだ
けでなく、必要があればこの層のパターンを任意に変え
ることが出来る。又正確な調節も可能である。従来、絶
縁層の厚さのばらつきが避けられなかった為、周波数の
誤差が不可避であり、実際にはある一定の周波数ではな
く、その都度ある周波数の範囲で作業しなければならな
かった。従って本発明のような方法は、まず第一にプリ
ント回路に応用出来、またハイブリット回路にも適して
いる。第2の平面部分はそれだけを別に製作することも
出来るが、また同じ基材の上に第1の平面部分に並べて
設け、基材を折り畳んでこの第2の平面部分を第一の平
面部分に重ねるようにすることも可能である。この場合
米国特許第4369557号と相違するのは、第2の平
面部分の基材が第1の平面部分の上に来るのではなく、
回路パターンの両方の平面部分がお互いに向かい合い、
これらが唯コーティングした絶縁層だけで分離されてい
る点である。基材フィルムはその上の導体パターンを安
定に保持するだけであるから、任意の厚さを取ることが
出来、必要があれば回路パターンの電導層より薄くても
よい。
回路″/々ターンの第2の平面部分を第1の平面部分と
同じように基材の上に設けることは、好ましくはあるが
それ自体絶対に必要だと言うわけではない。第2の平面
部分を、例えば印刷により絶縁コーティングの上に設け
ることもそれ自体としては可能であろう。
特に好ましい実施態様は特許請求の範囲第11項記載の
要件を特徴とするものである。この方法によって、所要
の静電容量に調節する為、又は(振動回路或いは共鳴ラ
ベルの場合に)所要の周波数に調節する為のコンデンサ
の調整が極めて簡単に行える。これは従来色々な方法で
解決しようと試みられた問題である。例えば米国特許公
報3688361では、絶縁層といくかつの小さいコン
デンサ・ストリップから成る層を追加し、静電容量の不
足が(検査の過程で)(11認された時は、これを接続
するようにした。しかしこのような層を追加するのは、
それだけ余計な費用がかかり、又この米国特許による構
成がとにかく非常に厚くなることは確かである。
従って、米国特許第4021705号では、この調整を
コンデンサではなく、誘導子の所で個々の巻線の部分を
溶断して行うことを提案した。しかし、このような方法
は故障を招き易く、また米国特許第3688361号の
方法と同様に大まかな段階でし刀1調整出来ない。これ
に対し、特許請求の範囲第11項記載の方法では無段調
整が可能で、所要の周波数を極めて正確に調節出来る。
この方法は原理的には、絶縁層を液状又はペースト状に
形成する場合に限定するものではなく、後から、特に熱
の作用で変形し得る絶縁層の全てに適用出来る。
本方法はまた、製作の最終段階でそれぞれ必要な(静電
容量又は周波数の)値の測定と同時に行うのが好ましく
、目標値と実測値とを比較するコンパレータの段階を介
して、その差が零になるまで工具を自動的に押し付ける
ようにする。これは、工具を予め設定した位置まで押し
下げるだけでは絶縁材料の不均一性や導電層の公差の為
にばらフきを生ずるので、−iに所要の周波数又は静電
容量の値が得られないからである。
コンデンサを小さくし、共鳴ラベルの全体の寸法あるい
は所要電流を小さくする為に、本発明の各要件が考慮さ
れている。この効果だけならば、ポリエステルフィルム
を絶縁層に使用すれば達成し得るが、製法としては前述
の方法を通用するのが更に好ましい。ここで、絶縁層が
好ましくは基材フィルムより薄い時は、これを少なくと
も10%薄く形成するのが有効である。
ここで言う結合剤は最も広い意味に取るべきであり、こ
れには接着作用を示すことの出来る全ての物質が含まれ
る。従来、回路配列を製作する場合、晋通回路パターン
の第1の平面部分の上に先ず絶縁層を、必要ならば結合
層を追加して被覆しているので、これでは2工程が必要
であったが、上述の方法によれば更に有利に製作出来、
回路配列を而単に安価に構成することが可能である。こ
こで接着剤は必ずしも液またはペーストの状態で形成す
る必要はなく、加圧により活性化できる接着剤の場合に
は、これを先ずフィルムの形で作り、このフィルムを回
路パターンの第1の平面部分(及びその後で第2の平面
部分)と加圧により結合することも出来る。
以下本発明を、概念図に示した実施例により更に詳細に
説明する。
第1図において、1は絶縁性の基材で、その上に導電性
の回路パターンの第1の平面部分2が、例えば印刷又は
ヒートシールにより設けである。
この平面部分2は、渦巻き状の誘導子3とその一端にあ
るコンデンサのプレート4とを有し、このプレートは誘
電体を被覆した後で第2の平面部分2aのプレート4a
と相対する位置をとる。
基材1は、このような平面部分をいくつも並べられるよ
うに、テープ状に形成するのがよい。各々の平面部分2
には、接触片の端部5があり、これをそれぞれの第2の
平面部分の相当する端部5aと、歯付きのポンチで加圧
して「かしめる」、即ち、両者を接続する。これについ
て第4図により後述する。こうして、誘導子3とコンデ
ンサ4が、共鳴ラベルに使用されるような振動回路を構
成する。
回路配列の第2の平面部分2aは、実際は必要な第二の
コンデンサプレート4aを有するだけである。このプレ
ート及びこれに続く連結部7aば前述のように印刷又は
蒸着により基材フィルム1aの上に設けることが出来る
。この連結部は平面部分2乃至は誘導子3の類似の連結
部7に相当し、第4図に断面で示すように、接触片5の
ように形成した接触片の端部に同様に接続する。
勿論、本発明は唯2個の平面部分を使用する場合に限定
するものではなく、例えば米国特許第3688361号
の配置のように3個以上の平面部分を配置することも出
来る。また、第2の基材フィルム1aは、製作の際及び
その後の使用の際に保護層として有効ではあるが、必ず
しも必要ではない。
これまで説明した構成要素はそれ自体公知である。次に
第2図から第4図により、本発明の共鳴ラベルの回路配
列の製作の実施例を説明する。ただし、以下の方法およ
び回路配列は共鳴ラベルに限定するもではなく、プリン
ト技術またはハイブリッド技術の任意の回路、例えばラ
ジオ受信機、無線信号発生機(例えば配管の事故の際の
警報信号の発生)又は玩具(例えば遠隔操作の模型)等
のスイッチ回路に適用出来る。そのような回路配列は、
それぞれの機器のケースに、ねじで留める代わりに、例
えば接着してもよい。
第2図の断面図から判るように、誘4子3及びコンデン
サプレート4は、それぞれ絶縁層6で被覆されていて、
コンデンサ4.4aではこれが誘電体となる。
第2図に示すように、基材フィルム1は回路パターン2
の導電層の厚さに比べて比較的薄いことが好ましい。し
かし、決してこれが条件だと言うのではなく、両方の層
1,2の厚さはそれ自体任意に選定出来る。共鳴ラベル
に対しては、回路パターン2は、例えば最大50μmの
厚さのアルミニウム層と、ポリエチレン、更に好ましく
はポリエステルフィルムの基材から構成され、ポリエチ
レンフィルムの厚さは例えば30μmが塵度で、ポリエ
ステルフィルムでは場合によっては10μm又はそれ以
下である。
両方の層1,2の結合は、それ自体公知の方法で行うこ
とが出来る。例えば第2図の場合、回路パターン2は第
1図に示すような形状に印刷しである。その上に誘電体
の層6を可望性の状態、即ち変形し得る状態、例えば液
体又はペーストとして形成する。このコーティングの工
程は、他のコーティングの場合に公知の任意の方法、特
に印刷により実施してもよい。変形可能の材料とこのよ
うな被覆方法により、絶縁層6の厚さを比較的節単に調
節出来、しかも従来可能とされていたよりも、特に薄く
することが出来る。
絶縁層が、一方では回路パターンの第1の平面部分2と
、また他方では回路パターンのこれと組をなす第2の平
面部分2aと、確実に良く結合するように、絶縁層6は
接着剤(広い意味で)から成るようにするのが好ましい
。筒車な場合には、加圧により活性化出来る接着剤も使
用可能であるが、コンデンサ乃至は共鳴ラベルの振動回
路の場合、誘電体の所定の厚さを遵守する為に、ホット
メルト型の接着剤(一般に厚さは最低10μm程度)、
更に好ましくはヒートシール型ラッカーを用いるのがよ
い。この種の、例えばビニルアクリルベースのラッカー
は、一般に溶剤のエマルジョンであり、層を塗布した後
溶剤を揮発させる。こうして約3乃至4μmの特に薄い
層が得られ、これでは(共鳴ラベルの場合)、回路を無
効にするのに、振動回路の励起に必要な電流の僅か二倍
の強さの衝撃電流で充分である。
こうして得られた特に薄い誘電体層のその他の利点とし
ては、コンデンサの面積を小さくすることが出来、それ
により一方ではラベル全体の面積を減らし、他方では誘
導子3の渦巻きの中にある自由表面9(被覆されていな
い表面)を増大し得る点がある。この表面9に誘導子の
磁場が浸透し、その為その際得られる信号は30%程度
まで強くなる。この表面9は尚、第1図が示すように、
コンデンサプレート4を、従来の方法とは異なって、誘
導子3の渦巻きの外側に配置し、コンタクトフィールド
5.5aの方は誘導子3の内側に置くようにすれば、更
に太き(する(或いは必要ならば、他の誘導コイル用に
利用する)ことが出来る。この点からもう一つの利点が
生まれる。コンデンサプレート4を従来のように誘導子
3の渦巻きの内側に配置した場合には、自由表面9の範
囲に生ずる磁場によりコンデンサプレート4に渦電流が
発生し、その為このコンデンサプレート40寸法を、そ
れ自体必要である以上に大きくしなければならなくなる
。即ち、コンデンサプレート4を誘導子3の外側に配置
することによって、この種のスイッチ回路又は共鳴ラベ
ルを更に小さくすることが可能になる。
絶縁層を塗布したら直ちに、第2の平面部分2aをその
上に施工できる。回路パターンのこの第2の平面部分2
aを、単に安定化するだけの目的で、例えば蒸着等によ
り基材フィルム1aの上に設けることも出来る。この基
材フィルム1aを又、フィルム1の続きとしてもよく、
その時は両方の平面部分2,2aを例えば並べて配置し
、基材フィルム1又は1aを第1図の位置を取るように
折り畳めばよい。その目的には、他より薄くシた折り目
(図示せず)を予め基材フィルム1又は1aに設けてお
くか、又は4電性の回路パターン2又は2aを配置した
後でこれを作るようにする。しかし回路パターンの第2
の平面部分2aを基材フィルム1aの上に設けることは
必ずしも必要ではなく、場合によってはこの第2の平面
部分2aを例えば印刷又は蒸着で直接絶縁層6の上に形
成することも出来る。このような方法は、3個以上の平
面部分2,2aを重ねる必要の有る時は特に有利である
。もう1つの可能性としては、第2の平面部分2aを一
種の写し絵のように蒸着等の方法で先ず基材の上に設け
ておき、次に平面部分2゜2aを重ね合わせてから基材
フィルム1aを引き剥がす方法がある。
多くの場合、特に例えば漏れ検出器に応用する場合、第
2の基材フィルム1aをスイッチ回路に繋げた状態にし
ておくことが有利であり、このような場合には、両方の
基材フィルム1,1aをその端部でヒートシールするか
、又は両方の基材フィルム1,1aを接着しようとする
、基材フィルム1の端の部分に接着層6を塗布しておく
前述したように、絶縁層6を変形し得る状態で塗布する
ことにより、その厚さを容易に又特に薄い厚さに調節出
来るばかりでなく、これによりコーティングパターンを
規定することも可能である。
絶縁層それ自体を実質的に連続して形成し、回路パター
ン2もしくは2aは前以て固定して印刷しておくことも
出来る。更には、平面部分の間の接触を保証するか、又
は厚い部品、例えば抵抗を設けるようにする為に、導電
層の両方の平面部分の範囲で絶縁層を中断してもよい。
この点に関しては、次の方法が更に好ましい。
即ち、基材1 (これは必ずしも合成樹脂フィルムでな
く、シリコンウェーハでもよい)の上に公知の方法で先
ず連続した導電層を作り、その上に絶縁層を第1図の回
路パターンの形に設ける。この絶縁層はこの場合にも接
着剤で作るのが望ましいが、ここでは更にもう一つの特
性、即ち腐食剤に耐える性質を備える必要がある。この
種の接着剤の例としては、ヘンケル社が「テクノメルト
Q2375」又は’Q2279Jの名称で市販している
メルト型接着剤がある。溶剤で活性化出来る接着剤は(
気泡を生ずることがあり、また溶剤蒸気を吸引する必要
があるので)一般には好ましくないが、腐食剤に耐える
接着剤としては、例えばりオフオルUK3640 (硬
化剤UK6(100と組み合わせた2成分系の接着剤)
は検討に値する。
絶縁コーティングの厚さは、第2図でこのコーティング
の表面の波形で示したように、先ず成る公差内に収まる
ようにする。その除屑の厚さの公差は、所要の目標値よ
り大きい範囲のみとする。
これが層厚Hに相当する。誘電体の正確に規定した厚さ
を達成し、それによりコンデンサ4 (第1図)を正確
な値に調節する為に(これは従来容易には実施出来なか
った)、製作後の検査工程で共鳴ラベルの測定の際、例
えば熱ポンチで加圧して(第3図の矢印13)、目標の
厚さh(第3図)に調節する。この調節はロール(例え
ば熱ロール)、又は稀にしか使用されないがきさげ仕上
げによっても可能であろう。
但しその前に、(第2図の状態になった後で)導電層の
範囲10をエツチングで除去する。その為に腐食剤に耐
える接着剤が必要になる。こうしてあとに、回路パター
ンの平面部分2を形成する範囲3及び4が残る。このよ
うな方法では、接着剤が幾つもの機能を果たすので、接
着剤が幾つもの機能を果たすので、材料を節約出来るば
かりでなく、製作が簡単になる。エツチングした後で始
めて、接着層6を目標の厚さhにする。この際の加圧で
、平面部分2の上に僅か突き出した縁部11 (第3図
)を生ずるが、これは表面積(コンデンサ4の場合には
この表面積を極めて正確に決める必要があるカリには全
く影響しない。
第2の平面部分2a(第1図)を、回路配列の第2図に
示すように処理した平面部分2の上に重ねてから、第3
図で説明した検査工程を行う前に、接触片の端部5,5
aをお互いにかしめる。このかしめは、第4図に示すよ
うに、歯I4を備えた熱ポンチ12で行うが、数多く並
んだ歯14により、両方の部分5.5aをお互いに良く
接触させることが出来る。
ここで断っておくが、所謂rかしめJは公知の方法(ヨ
ーロッパ特許公報第142380号)によれば、単に押
しつぶしているだけである。しかし、例えば本発明のヒ
ートシール型ラフカーを層6として使用した場合は、こ
のラッカーを例えば超音波により溶融し、次に(必要な
らば加熱した)ポンチで変形し、ポンチを除いてから再
び冷却する。
このようにして、状況によっては実用の際にもまれると
たやすく剥離して公知の方法では常に不良品の原因とな
った単なる機械的結合ではなく、接着により化学的に強
化された結合が得られる。
前述のように、回路パターンの両方の平面部分2又は2
aを1つの基材の上に設けることは必要条件ではない。
少なくとも一方の平面部分、例えば2aは、例えば第5
図に示すように、基材フィルムなしでも被覆することが
出来る。この場合、平面部分2及び第2図のように厚さ
Hにその上に塗布した接着層6を有する基材フィルム1
を、−回にS(矢印参照)の距離だけ段階的に支持台1
5の上を移動する。
これに平行に打抜き格子16を配置する。これは、打抜
きポンチ18が′J勇過する為の開口部17を少なくと
も1個有する。この打抜き工具18は下から見て平面部
分2a(第1図参照)の形状をなし、切開工具19とポ
ンチ20とから成る。この両方の工具19.20はお互
いに独立していて、予め設定した運動プログラム(即ち
、一般には機械的に連結しである)で作動する。勿論、
平行に伸びる基材フィルム1に対して、又は1個の共鳴
ラベルに相当する間隔(又はその複数の間隔)をおいて
前後に、このような打抜き工具を幾つが設けることが可
能であることは云う迄もない。
打抜き格子16の上をテープ8が走り、これから打抜き
工具18で平面部分2aを打ち抜き、後述の方法で平面
部分2の上に重ねる。材料を節約する為には(上述のよ
うに、エツチングでは導体材料の80%迄が失われる)
、例えばアルミニウム等の導電性材料から成るテープ8
を、−回により小さい距離S (矢印参照)だけ打抜き
格子16の上を動かすようにすればよい。フィルム1の
動きは、コンデンサプレート4が、或いは接触片の端部
5 (第5図には示していない)も又、正確に打抜き格
子16の開口部17(これは勿論平面部分2a(第1図
)の形状を存する)の下に来た時に始めて、切断工具1
9が第5図のテープ8の上にある位置から下向きに動く
ように、打抜き工具18の動きと同期しである。従って
、テープ8は切断工具19の剪断作用により、開口部1
7の縁に沿って打ち抜かれ、その際打ち抜かれた平面部
分2aは普通は切断工具19の下端に支えられているが
、すぐに平面部分2の接着N6の上に蕗ちることもある
ここでポンチ20 (例えば加熱しである)を下げる。
加熱には超音波も使用出来る。ポンチ20がその下面2
1で、切断工具19により正確にその位置に保たれた平
面部分2aを接着層6の上に押し付け、ここに平面部分
2aを接着する。ポンチ20の加圧の程度は、平面部分
2,2aの間で誘電体となる接着剤6の層の厚さによっ
て決まる。
前述のように、この層の厚さにはプラスの公差を設けて
おき、その後の検査の工程で同様のポンチを用いて測定
と同時に厚さを正確に定めることが好ましい。上述の説
明から明らかなように、こうして誘電体6の厚さを任意
に定めることが出来、従って得られた振動回路の周波数
はそれぞれ所望の値をとる。また、回路パターン2又は
2aを変更せずに、任意の所要の周波数の振動回路を得
ることも出来るので、更に節減が可能である。前述の材
料の節約は、打ち抜こうとする平面部分を、単独では取
り扱えないような薄い、場合によって:ま蒸着した層を
(第5図には示していない)基材テープ(第1図の基材
2aに相当)の下側に設けることによって、更に押し進
めることが出来る。
断っておくが、回路パターンを変えずに行う種々の周波
数の振動回路の製作は、液状又はペースト状に形成した
誘電体の使用を前提とするものではない。誘電体として
、熱く又はその他の作用で)変形し得る材料、例えば熱
可塑性の合成樹脂を使用し、これを検査の工程でそれぞ
れ所要の厚さに圧縮することも、それ自体は可能であろ
う。但し、液状、ペースト状の材料、特に接着剤を使用
すれば、この工程をより容易に制御出来る。しかし、後
で変更することは残留弾性の為不可能である。
エツチングの場合には、先ず塗布したフォトレジストを
部分的に露光して架橋し、露光しなかった部分を溶解し
て除き、その下にあるアルミニウムをエツチングし、最
後に残ったフォトレジストを削り落とす方法をとるが、
−例として上述した打抜きはこれに比べて溝かに費用の
掛からない製法である。
接着剤の塗布は、高精度の輪郭線を得る為に、スクリー
ン印刷、タンポン印刷又はグラビアロールを使用するの
が好ましい。不正確な作業で、導体図形の両側が狭くな
ると、所謂「ネックJを生ずる恐れがある。
本発明の範囲内で数多くの変形が可能である。
例えば、絶縁フィルムを加熱又は溶剤で変形し得る状態
又は可塑性の状態にしてこれを絶縁層6として使用する
ことも出来る。この場合、フィルムは加圧により目標の
厚さにする。但し一言するが、接着剤はそれ自体の誘電
率が非常に小さいので、このような接着剤を使用する方
が有利である。即ち、コーティングには誘電率が3.0
以下の材料を使用するのが好ましい(例えばポリエステ
ルの誘電率は3.6であるが、代表的なヒートシール型
ラッカーではこれが僅か2.3のものもある)。また云
う迄もないが、接触片の端部5,5aも、必ずしも三角
でなく、それ自体任意の形がとれる。
回路パターンの平面部分2aを重ねた後で基材laを除
く必要がある場合には、これを必ずしも写し絵のように
剥がさなければならないわけではなく、例えば単に化学
的/物理的に剥がすことも可能であろう。それには、基
材1aを例えばアルギン酸塩(石鹸水に可溶)又は低融
点の材料で作ればよい。
本発明を更に説明する為に、次に計算例を示すことにす
る。
ここで、成る振動回路に於いて出来るだけ小さい面積で
出来るだけ大きい信号(Q値、コイルの特性)を得るこ
とを検討する。誘導コイル3及びその間の自由表面9が
大きい程、信号は大きくなるから、上記の目的はそれ自
体相反する要求である。一方では、製作費(材料又は個
数/単位時間)の理由だけでなく、製作しようとする安
全(共鳴)ラベルを出来るだけ広い範囲で使えるように
する為に、これを出来るだけ小さい面積にすることが必
要である。
インダクタンスしは次の式(1)で与えられる。
ここで Nは、誘導子3の巻線の数、 Dは、巻線の半径方向の幅(第6図参 照) Aは、巻線の平均半径である。
巻線の平均半径(cI]I)は第6図により次の式(2
)から算出出来る。
式(11では励起された磁場は考慮されていないが、自
由表面9の大きさはD及びAの関係により間接的に考慮
されている。しかし、この式(1)には、同様に重要な
因子である、材料の厚さや導体図形相互の間隔も含まれ
ていないので、これは近似式である。
製作しようとする振動回路の周波数は次の弐(3)から
得られる。
■ ここで、Lは、インダクタンス、 Cは、コンデンサの静電容量(ヒコフ ァランド)である。
式(3)で静電容1cは次の式(4)から導くことが出
来る。
ここで、Aは、コンデンサの面積(cut)、Kは、誘
電率、 Nは、重ねて結合しているコンデンサ の層(表面4,4a及び場合に よっては更にこれに属する表面 の範囲)の数、 Lは、誘電体の厚さくcm)、 Nは、定数で、例えばIである。
従って、第6図でA1が2.7cm、A2が4.7 c
mならば、(2)式より平均半径は、2.22 Cmと
なる。
更に、D=1.L=3.306と仮定し、周波数fの目
標値を8.2 MHzとする。(3)弐より、必要な静
電容量Cは、113.8pF(!:なる。このようなコ
ンデンサに対して、その厚さむを10μm(0,(10
1cm)、Kをヒートシール型ラッカーを使用するもの
として2とすれば、(4)式又はこの弐をAを計算する
ように書き替えた式から、必要な面積は0、64 cJ
となる。従来のポリエチレンの場合には、これを30μ
mより薄くすることは出来ず、又にの値が2.3である
から、面積Aは1.677cIIIとなる。即ち、本発
明では、公知の共鳴ラベルのコンデンサの面積の約2.
5分の−の面積ですむことになる(正確には、従来の方
法のこの面積が約2.6倍大きく、自由表面9がその為
約1 ctAだけ少ない)。
コンデンサの大きさがこのように相違する場合の残った
自由表面9を比較すれば、誘導コイル3に囲まれた全面
積が例えば2.7X2.7  (−7,29cal)の
場合、これから必要なコンデンサの面積を差引けば、本
発明の構成では自由表面9の面積は5.55cn!、公
知の構成では自由表面9の面積は5゜61CI11とな
る。即ち、本発明に比べて面積9が約15.6%の減少
、或いは、本発明の構成でコンデンサの占める面積はこ
の例では全体の8.8%であるが、従来の構成ではこれ
が23%にもなる。
本発明の構成による有利な条件の為に、より明瞭な信号
が生ずるばかりでなく、共鳴ラベルをより少ない電流で
無効にすることが出来、その為相当する電流回路が節単
になる利点がある。
上述のように製作した共鳴ラベルは、厚さtを調整する
だけでそれぞれ所要の共鳴周波数が得られ、回路パター
ンを変更する必要はなかった。その場合、周波数fと厚
さtとの関係は次の第1表の通りであった。
第1表  周波数f(Mllz)  層6の厚さt(μ
m)8.2     10 10.0     15 11.0     18 7、5          8.2 勿論これは一例を示したに過ぎず、全ての中間の値やそ
の他の任意の値も達成出来、しかもその都度同じ回路パ
ターンで作業出来るが、これは従来不可能であった。こ
うして更に費用の削減が達成される。大まかに云って、
周波数の10%の変化が厚さtの20%の変化に相当す
る。この厚さtは非常に正確に調節出来、しかも好まし
くは前述の検査の工程で実施されるので、周波数の非常
に狭い範囲への調節が可能であるが、従来の共鳴ラベル
は約20%の周波数帯域で作業しなければならなかった
断っておくが、上述の計算例は単に説明の為のものであ
り、場合によっては更に小さいコンデンサの面積又は厚
さtが達成し得るので、所要の周波数をより高い精度で
作る費用を明らかに低減することが出来る。
【図面の簡単な説明】
第1図は、共鳴ラベルの一部欠如平面図、第2図は、こ
の種の共鳴ラベルの下側の平面部分を示す第1図のII
−II断面図、 第3図は、回路配列の製作の後半の工程を示す第2図類
似の断面図、 第4図は、回路配列の両手面部分の接点端部のかしめを
示す第3図類似の断面図、 第5図は、唯1個の基材フィルムを有する共鳴ラベルの
打抜きによる製作を説明する、同じく第3図類似の断面
図、 第6図は、計算例を説明する為の、もう一つの実施例の
平面図である。 1・・・絶縁性の基材、基材フィルム、2・・・第1の
平面部分、2a・・・第2の平面部分、3・・・導電性
の回路パターン、誘導子、4,4a・・・平面範囲、コ
ンデンサ、5,5a・・・接触片の端部、6・・・絶縁
層、7.7a・・・連結部、10・・・平面範囲、11
・・・はみ出し。 特許出願人   ドウルゴ アーゲー Fig、4    ・)

Claims (12)

    【特許請求の範囲】
  1. (1)導電性回路パターン(3)の基材(1)の上に設
    けた第1の平面部分(2)が少なくとも1個の平面範囲
    (4)を有し、これが第2の平面部分(2a)の平面範
    囲(4a)を絶縁層(6)によってのみ分離された状態
    で覆っているように形成された回路配列に於いて、少な
    くとも次の要件の1つを特徴とする、前記回路配列。 a)両方の平面範囲(4、4a)の間の絶縁層(6)を
    厚さが基材(1)の厚さに等しいかそれ以下である。 b)両方の平面範囲(4、4a)の間の絶縁層(6)は
    結合剤に活性化出来る。 c)両方の平面範囲(4、4a)の間の絶縁層(6)は
    、少なくともある1つの範囲に於いて、導電性の回路パ
    ターン(2)のみを被覆し、その間にある部分(10)
    は被覆しない。
  2. (2)前記絶縁層(6)の厚さが最大20μm、好まし
    くは15μmより少なく、特に3乃至7μmであること
    を特徴とする、前記特許請求の範囲第1項記載の配列。
  3. (3)前記絶縁層(6)が、熱により活性化出来あるい
    は腐食剤に耐える接着剤、特にヒートシール型ラッカー
    から成ることを特徴とする、前記特許請求の範囲第1項
    又は第2項記載の配列。
  4. (4)導電性回路パターン(3)の基材(1)の上に設
    けた第1の平面部分(2)が少なくとも1個の平面範囲
    (4)を有し、これが第2の平面部分(2a)の平面範
    囲(4a)を絶縁層(6)によってのみ分離された状態
    で覆っているように形成された回路配列を有する共鳴ラ
    ベルにおいて、少なくとも次の要件の1つを特徴とする
    、前記回路配列を有する共鳴ラベル。 a)両方の平面範囲(4、4a)の間の絶縁層(6)を
    厚さが基材(1)の厚さに等しいかそれ以下である。 b)両方の平面範囲(4、4a)の間の絶縁層(6)は
    結合剤に活性化出来る。 c)両方の平面範囲(4、4a)の間の絶縁層(6)は
    、少なくともある1つの範囲に於いて、導電性の回路パ
    ターン(2)のみを被覆し、その間にある部分(10)
    は被覆しない。
  5. (5)前記絶縁層(6)により分離された、2個の重な
    り合った平面部分(2、2a)が少なくとも1個のコン
    デンサを形成し、その絶縁層(6)が好ましくは該平面
    範囲(4、4a)の間で突出したはみ出し(11)を有
    することを特徴とする、1個の誘導子と1個のコンデン
    サを備えたことを特徴とする(第3図)前記特許請求の
    範囲第4項記載の共鳴ラベル。
  6. (6)更に2個の重なり合った平面範囲(5、5a)が
    、かしめにより絶縁層(6)を通して導電性の結合とな
    る接点を形成し、その際好ましくは絶縁層(6)は接点
    の範囲に於いて穴(6’)を有し、その縁に沿って両方
    の平面範囲(5、5a)が実質的に中断することなく相
    互に結合していることを特徴とする(第4図)前記特許
    請求の範囲第4項記載の共鳴ラベル。
  7. (7)誘導コイル(3)の内側にある重なり合った平面
    範囲(4、4a又は5、5a)が、誘導コイル(3)で
    囲まれた表面(9)の40%より小さい、好ましくは2
    5%より小さい面積を占めることを特徴とする前記特許
    請求の範囲第4項記載の共鳴ラベル。
  8. (8)導電性回路パターン(3)の基材(1)の上に設
    けた第1の平面部分(2)が少なくとも1個の平面範囲
    (4)を有し、これが第2の平面部分(2a)の平面範
    囲(4a)を絶縁層(6)によってのみ分離された状態
    で覆っているように形成された回路配列の製法において
    、基材(1)の上にあって回路パターンの第1の平面部
    分(2)を形成する導電層の上に、コーティング工程に
    より、液状又はペースト状の絶縁層(6)を被覆し、次
    に、場合によっては尚液又はペーストの状態にあるこの
    絶縁層(6)の上に、回路パターンの第2の平面部分(
    2a)を重ねることを特徴とする該回路配列の製法。
  9. (9)前記第2の平面部分(2a)もまた1つの基材(
    1a)の上に設けられ、この基材(1a)を、両方の平
    面部分(2、2a)が絶縁層(6)によってのみお互い
    に分離されるように且つ該基材(1a)がこれらの層(
    2、2a、6)を覆うように重ね、場合によっては該基
    材(1a)をその後で取り除くことを特徴とする前記特
    許請求の範囲第8項記載の方法。
  10. (10)所要の回路パターンの第1の平面部分を、基材
    フィルム(1)の上に設けた導電性材料の1枚のフィル
    ム上に、腐食剤に耐える接着剤(6)を用いて印刷し、
    その後でその間にある導電性材料の平面範囲(10)を
    エッチングで除き、続いて1枚の基材フィルム(1a)
    の上に、絶縁コーティング(6)の第二の面と結合する
    ことになっている導電性材料の平面部分(2a)を載せ
    、これをこの面と(場合によってはヒートシールにより
    )結合することを特徴とする前記特許請求の範囲第8項
    又は第9項記載の方法。
  11. (11)前記絶縁コーティング(6)を先ずプラスの公
    差を付けて被覆し、次に検査工程に於いて始めて、これ
    を目標の厚さ(h)に、特に熱ポンチを用いて調節する
    ことを特徴とする前記特許請求の範囲第8項から第10
    項のいずれか1項に記載の方法。
  12. (12)導電性回路パターン(3)の基材(1)の上に
    設けた第1の平面部分(2)が少なくとも1個の平面範
    囲(4)を有し、これが第2の平面部分(2a)の平面
    範囲(4a)を絶縁層(6)によってのみ分離された状
    態で覆っているように形成された回路配列の製法におい
    て、前記両方の回路配列が実質的に同様の回路パターン
    を備え、両方の回路配列の静電容量を異なる値に調節す
    るために、コンデンサプレート(4、4a)の間の誘電
    体(6)の層厚をいろいろ調節することを特徴とする、
    コンデンサの静電容量の異なる少なくとも2個の該回路
    配列の製法。
JP62189033A 1986-07-30 1987-07-30 回路配列及び共鳴ラベル並びにその製法 Expired - Fee Related JP2912370B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH3103/86-6 1986-07-30
CH3103/86A CH677988A5 (ja) 1986-07-30 1986-07-30

Publications (2)

Publication Number Publication Date
JPS6355695A true JPS6355695A (ja) 1988-03-10
JP2912370B2 JP2912370B2 (ja) 1999-06-28

Family

ID=4248683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62189033A Expired - Fee Related JP2912370B2 (ja) 1986-07-30 1987-07-30 回路配列及び共鳴ラベル並びにその製法

Country Status (7)

Country Link
US (1) US4797785A (ja)
EP (1) EP0255073B1 (ja)
JP (1) JP2912370B2 (ja)
KR (1) KR880002419A (ja)
CH (1) CH677988A5 (ja)
DE (1) DE3788312D1 (ja)
ES (1) ES2001742T3 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01318197A (ja) * 1988-06-20 1989-12-22 Nippon Mektron Ltd Lc共振印刷回路
JPH02166594A (ja) * 1988-12-21 1990-06-27 Masaaki Koshikumo 確認用lc共振タグとコンデンサ
JPH07200954A (ja) * 1993-12-30 1995-08-04 Miyake:Kk 共振タグ
JPH0863099A (ja) * 1994-03-04 1996-03-08 Flexcon Co Inc ラベルおよびその製造方法
JP2005214969A (ja) * 2004-01-27 2005-08-11 Mettler Toledo Gmbh 力計測セルの変形可能な本体へのひずみゲージの接着技術
JP2006209393A (ja) * 2005-01-27 2006-08-10 Dainippon Printing Co Ltd インターポーザーの実装方法および実装装置
JP2008003681A (ja) * 2006-06-20 2008-01-10 Tateyama Kagaku Kogyo Kk 無線icタグとその製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE86403T1 (de) * 1987-04-23 1993-03-15 Actron Entwicklungs Ag Verfahren zum deaktivieren einer resonanzetikette und schaltungsanordnung zur durchfuehrung des verfahrens.
US4985288A (en) * 1988-04-30 1991-01-15 Tokai Metals Co., Ltd. Resonant frequency characteristic tag and method of manufacturing the same
EP0468767B1 (en) * 1990-07-25 1996-10-09 Hitachi Chemical Co., Ltd. Coaxial conductor interconnection wiring board
CH680823A5 (ja) * 1990-08-17 1992-11-13 Kobe Properties Ltd
US6758698B1 (en) 1992-12-23 2004-07-06 Panduit Corp. Communication connector with capacitor label
TW218060B (en) * 1992-12-23 1993-12-21 Panduit Corp Communication connector with capacitor label
EP0665705B1 (en) * 1993-12-30 2009-08-19 Kabushiki Kaisha Miyake Circuit-like metallic foil sheet and the like and process for producing them
US6214444B1 (en) 1993-12-30 2001-04-10 Kabushiki Kaisha Miyake Circuit-like metallic foil sheet and the like and processing for producing them
US5446311A (en) * 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization
SG71080A1 (en) * 1994-12-01 2000-03-21 Miyake Kk Resonant tag and method for deactivating resonant frequency characteristics thereof
AU723222B2 (en) * 1994-12-01 2000-08-24 Kabushiki Kaisha Miyake Circuit-like metallic foil sheet for resonance frequency characteristic tag and the like and process for fabricating it
JP3488547B2 (ja) * 1995-03-03 2004-01-19 日東電工株式会社 共振回路タグ、その製造方法およびその共振特性を変化させる方法
US6618939B2 (en) 1998-02-27 2003-09-16 Kabushiki Kaisha Miyake Process for producing resonant tag
US6091607A (en) * 1998-12-10 2000-07-18 Checkpoint Systems, Inc. Resonant tag with a conductive composition closing an electrical circuit
DE19962194A1 (de) * 1999-12-22 2001-06-28 Flexchip Ag Verfahren zur Herstellung von kontaktierbaren Leiterschleifen für Transponder
KR20010090383A (ko) * 2000-03-25 2001-10-18 김선득 상품도난방지 시스템용 태그 제조장치 및 그 방법
WO2002091322A2 (en) * 2001-05-04 2002-11-14 Micrometal Technologies Inc. Metalized dielectric substrates for eas tags
US6988666B2 (en) * 2001-09-17 2006-01-24 Checkpoint Systems, Inc. Security tag and process for making same
US7113131B2 (en) * 2002-05-02 2006-09-26 Micrometal Technologies, Inc. Metalized dielectric substrates for EAS tags
GB0501199D0 (en) * 2005-01-21 2005-03-02 Qinetiq Ltd Improved RF tags
US20070218258A1 (en) * 2006-03-20 2007-09-20 3M Innovative Properties Company Articles and methods including patterned substrates formed from densified, adhered metal powders
IT1400040B1 (it) * 2010-05-27 2013-05-17 Elenos S R L Dispositivo lc per apparecchiature di potenza in radiofrequenza
USD731990S1 (en) * 2012-04-18 2015-06-16 Nok Corporation Integrated circuit tag
USD770991S1 (en) * 2013-11-05 2016-11-08 Nok Corporation Integrated circuit tag

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5398341U (ja) * 1977-01-13 1978-08-09
JPS5846417U (ja) * 1981-09-24 1983-03-29 株式会社村田製作所 インダクタ
JPS5914090A (ja) * 1982-07-14 1984-01-24 株式会社 ハマダ機械設計事務所 盗難防止用共振逓倍回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3921167A (en) * 1974-06-14 1975-11-18 Ibm Capacitive circuitboard
US4369557A (en) * 1980-08-06 1983-01-25 Jan Vandebult Process for fabricating resonant tag circuit constructions
DE3143208C2 (de) * 1981-10-30 1984-07-05 Max-E. Dipl.-Ing. 7320 Göppingen Reeb Identifizierungsanordnung in Form eines an einem Gegenstand anbringbaren etikettartigen Streifens und Verfahren zu deren Herstellung
US4560445A (en) * 1984-12-24 1985-12-24 Polyonics Corporation Continuous process for fabricating metallic patterns on a thin film substrate
FR2577067A1 (fr) * 1985-02-01 1986-08-08 Coupin Patrice Procede de fabrication de condensateurs plans imprimes et circuits imprimes utilisant de tels condensateurs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5398341U (ja) * 1977-01-13 1978-08-09
JPS5846417U (ja) * 1981-09-24 1983-03-29 株式会社村田製作所 インダクタ
JPS5914090A (ja) * 1982-07-14 1984-01-24 株式会社 ハマダ機械設計事務所 盗難防止用共振逓倍回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01318197A (ja) * 1988-06-20 1989-12-22 Nippon Mektron Ltd Lc共振印刷回路
JPH02166594A (ja) * 1988-12-21 1990-06-27 Masaaki Koshikumo 確認用lc共振タグとコンデンサ
JPH07200954A (ja) * 1993-12-30 1995-08-04 Miyake:Kk 共振タグ
JPH0863099A (ja) * 1994-03-04 1996-03-08 Flexcon Co Inc ラベルおよびその製造方法
US5751256A (en) * 1994-03-04 1998-05-12 Flexcon Company Inc. Resonant tag labels and method of making same
JP2005214969A (ja) * 2004-01-27 2005-08-11 Mettler Toledo Gmbh 力計測セルの変形可能な本体へのひずみゲージの接着技術
JP2006209393A (ja) * 2005-01-27 2006-08-10 Dainippon Printing Co Ltd インターポーザーの実装方法および実装装置
JP2008003681A (ja) * 2006-06-20 2008-01-10 Tateyama Kagaku Kogyo Kk 無線icタグとその製造方法

Also Published As

Publication number Publication date
KR880002419A (ko) 1988-04-30
JP2912370B2 (ja) 1999-06-28
EP0255073A1 (de) 1988-02-03
CH677988A5 (ja) 1991-07-15
ES2001742A4 (es) 1988-06-16
US4797785A (en) 1989-01-10
DE3788312D1 (de) 1994-01-13
EP0255073B1 (de) 1993-12-01
ES2001742T3 (es) 1994-02-01

Similar Documents

Publication Publication Date Title
JPS6355695A (ja) 回路配列及び共鳴ラベル並びにその製法
JP2681366B2 (ja) 振動回路を形成する回路を含むラベルの製造方法
US4369557A (en) Process for fabricating resonant tag circuit constructions
EP0203083B1 (en) Folded rf marker for electronic article surveillance systems
JP4884477B2 (ja) キャパシタストラップ
KR20040041618A (ko) 보안 태그 및 그 제조 방법
US4578654A (en) Distributed capacitance lc resonant circuit
JP2003529163A (ja) 共振周波数を調整する部材を有するrfidラベル
JPH03150893A (ja) 回路配列の製作方法並びにキャリヤフィルム上に設けた回路配列
JP3116209B2 (ja) 共振タグ等の回路様金属箔シートの製造方法
RU99101833A (ru) Способ изготовления катушки индуктивности транспондера и транспондер, изготовленный этим способом
EP0222547A1 (en) Wound capacitor
JP2969426B2 (ja) 共振ラベル及びその製造方法
WO1989005034A1 (en) Z-folded capacitor construction
JPH05335865A (ja) 電気振動回路の製造方法及び電気振動回路
US3742398A (en) Distributed resistor capacitor network and methods of fabricating a distributed resistor capacitor network
JP3512140B2 (ja) 識別ラベルの製造法
JPH0745441A (ja) 共振回路ユニットおよびその製造方法
JP3455898B2 (ja) 共振タグ
JP2899781B2 (ja) 共振タグ
JPH09198580A (ja) 識別ラベル
JPH09198581A (ja) 識別ラベル
JPH09326089A (ja) 共振タグおよびその製造方法
JPH11316882A (ja) 共振タグ等の回路様金属箔シ―ト
AU2008201883A1 (en) Security Tag and Process for Making Same

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees