JPS6352460B2 - - Google Patents

Info

Publication number
JPS6352460B2
JPS6352460B2 JP18308683A JP18308683A JPS6352460B2 JP S6352460 B2 JPS6352460 B2 JP S6352460B2 JP 18308683 A JP18308683 A JP 18308683A JP 18308683 A JP18308683 A JP 18308683A JP S6352460 B2 JPS6352460 B2 JP S6352460B2
Authority
JP
Japan
Prior art keywords
lead frame
resin
eprom
chip
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18308683A
Other languages
English (en)
Other versions
JPS6076152A (ja
Inventor
Yutaka Okuaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP18308683A priority Critical patent/JPS6076152A/ja
Publication of JPS6076152A publication Critical patent/JPS6076152A/ja
Publication of JPS6352460B2 publication Critical patent/JPS6352460B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】 （技術分野） 本発明は紫外線消去形プログラマブル・リー
ド・オンリ・メモリ装置（EPROM装置）の製造
方法に関するものである。
（従来技術） 第１図は従来のサーデイツプパツケージ構造の
EPROM装置の斜視図であり、第２図は第１図の
Ａ−A′線切断面図である。また、第３図は第２
図の部分拡大図である。
サーデイツプヘツダ（以下ヘツダという）１は
基材２とリード３と低融点ガラス４で構成されて
いる。サーデイツプキヤツプ（以下キヤツプとい
う）５は基材２と低融点ガラス４で構成されてい
る。前記基材２は通常アルミナ（Al2O3）で作ら
れている。ヘツダ１の素子搭載部６にメモリ素子
７と頭部８がアルミニウム蒸着されたグランド・
ダイス９とをダイボンデイングし、アルミニウム
などでの金属細線１０でワイヤーボンド後、ヘツ
ダ１の上にキヤツプ５をのせて、低融点ガラス４
の融点、例えば400〜500℃に設定したシール炉の
中をベルトに乗せて低融点ガラス４を溶解させて
パツケージを封止してEPROM装置を完成した。
このような従来の組立法はシール温度が高温であ
るため、メモリ素子７の接地電極パツド１２と、
素子搭載部６を経由してメモリ素子７の基板とを
電気的に接続するアルミニウム細線１０は金ペー
ストが焼結された前記素子搭載部６と直接接続で
きないため、シリコンの小片からなるグランド・
ダイス９の頭部８と一担接続するといつた極めて
わずらわしい作業を伴う。さらに、サーデイツプ
パツケージはこの種の装置パツケージでは現在最
も安価なパツケージであるが、シール温度が高い
ために前述の欠点の他に金線（Au線）によるワ
イヤーボンドができず組立時間がかかること、さ
らに衝撃に弱くしばしばパツケージがかけたりす
る。また、装置の重量が重いためプリント基板へ
の搭載数が制限されるなど種々の欠点を有してい
た。
（発明の目的） 本発明の目的は衝撃に対して優れ、装置の重量
が軽く、しかも組立時間の短いEPROM装置の製
造方法を提供することにある。
（発明の構成） 本発明はリードフレームの素子搭載部に
EPROMチツプを着設する工程と、その後前記
EPROMチツプとリードフレームの端子部とを金
属細線で接続する工程とを含むEPROM装置の製
造方法において、前記EPROMチツプを収納でき
る大きさの開口部を有し、少なくとも底部が紫外
線を透過する材料で構成された有底筐体の底部と
前記EPROMチツプが対向するように前記金属細
線を接続したリードフレームを前記開口部に載置
する工程と、その後前記有底筐体内に紫外線を透
過する樹脂を注入する工程と、その後樹脂成形型
内に前記リードフレームの端子部の一部が突出
し、かつ前記筐体の底部外側表面が内壁と密接す
るように配置し、前記樹脂成形型内の残部に絶縁
性樹脂を注入する工程とを含むことを特徴とする
EPROM装置の製造方法にある。
（実施例） 第４図は本発明の一実施例によつて得られた
EPROM装置の断面図である。このEPROM装置
２０はリードフレーム２１の素子搭載部２１ａに
搭載されたEPROMチツプ２２及びこのチツプ２
２の電極と外部リード２１ｂとを接続している金
属細線２３自身、さらにリードフレームの端子部
２１ｂとの接続部を完全に包囲する開口部を有す
る有底筐体２４を有している。この筐体２４は紫
外線を透過する石英、アルミナ、あるいは合成樹
脂によつて作られたものである。またこの筐体２
４の内部はやはり紫外線を透過する樹脂２５が充
填され、さらに筐体２４の側面及び下面すなわち
開口部はエポキシ樹脂などの絶縁性樹脂２６で包
囲されている。
第５図は本発明の一実施例を示す工程図であ
る。まず、第５図ａに示すように配線パターン状
に加工されたリードフレーム２１を用いて
EPROMチツプ２２をリードフレーム２１の素子
搭載部（以下アイランドと称す）２１ａにダイボ
ンデイングする。ダイボンドはAu−Si共晶ボン
ドまたは樹脂ペーストによつて行うとよい。その
後金線またはアルミ線などの金属細線２３によつ
てワイヤーボンドを行う。次に第５図ｂに示すよ
うにリードフレーム２１を逆さにして透過する材
料、例えば石英、アルミナで作られた有底筐体２
４上に載置する。また、この筐体２４は紫外線を
透過すれば石英やアルミナに限らず樹脂製でも良
い。また形状は半導体素子面に樹脂封止面から紫
外線が透過する形状であれば四角柱または円柱の
中空形状などでもよい。しかも側面は樹脂または
金属を用いて紫外線透過用窓ガラス部だけ石英ま
たは紫外線を透過するアルミナまたは樹脂を用い
てもよい。筐体２４へのセツトはEPROMチツプ
２２や配線部分をいためない様に注意しなければ
ならない。そして紫外線を透過する樹脂２５をリ
ードフレーム２１とほぼ同一面となる様に充填す
る。充填が完了したら第５図ｃに示すように
EPROMチツプ２２を搭載したリードフレーム２
１を樹脂成形金型（以下単に金型という）２７に
セツト後、絶縁性樹脂２６を金型２７に圧縮注入
して樹脂よりなる包囲容器を成形し、EPROM装
置が完成する。もし、金型２７と筐体２４との間
にわずかなすきまができ、そこに絶縁性樹脂２６
が入り込んだ場合はフラツシングで除去すればよ
い。しばしばこのような事態に遭偶するのなら、
あらかじめ筐体２４の底部外側表面にアセトンあ
るいはトリクレン等で簡単に除去できる樹脂を薄
く塗布しておいてもよいが、アルミナ粉を吹き付
けるいわゆるフラツシングが好ましい。
（発明の効果） 本発明はEPROM装置の包囲容器を絶縁性樹脂
の圧縮注入によつて一体成形して作るため、組立
工程が容易で装置は衝撃に強く、しかも装置自身
は軽くなるという利点がある。
【図面の簡単な説明】
第１図は従来のサーデイツプパツケージ構造の
EPROM装置の斜視図、第２図は第１図のＡ−
A′線切断面図、第３図は第２図の部分拡大図、
第４図は本発明の一実施例によつて得られた
EPROM装置の断面図、第５図は本発明の一実施
例の工程図である。 ２０……EPROM装置、２１……リードフレー
ム、２１ａ……リードフレームの素子搭載部、２
１ｂ……リードフレームの端子部、２２……
EPROMチツプ、２３……金属細線、２４……有
底筐体、２５……紫外線を透過する樹脂、２６…
…絶縁性樹脂、２７……樹脂成形金型。

Claims (1)

    【特許請求の範囲】
  1. １ リードフレームの素子搭載部にEPROMチツ
    プを着設する工程と、その後前記EPROMチツプ
    とリードフレームの端子部とを金属細線で接続す
    る工程とを含むEPROM装置の製造方法におい
    て、前記EPROMチツプを収納できる大きさの開
    口部を有し、少なくとも底部が紫外線を透過する
    材料で構成された有底筐体の底部と前記EPROM
    チツプが対向するように前記金属細線を接続した
    リードフレームを前記開口部に載置する工程と、
    その後前記有底筐体内に紫外線を透過する樹脂を
    注入する工程と、その後樹脂成形型内に前記リー
    ドフレームの端子部の一部が突出し、かつ前記筐
    体の底部外側表面が内壁と密接するように配置
    し、前記樹脂成形型内の残部に絶縁性樹脂を注入
    する工程とを含むことを特徴とするEPROM装置
    の製造方法。
JP18308683A 1983-10-03 1983-10-03 Ｅｐｒｏｍ装置の製造方法 Granted JPS6076152A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18308683A JPS6076152A (ja) 1983-10-03 1983-10-03 Ｅｐｒｏｍ装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18308683A JPS6076152A (ja) 1983-10-03 1983-10-03 Ｅｐｒｏｍ装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6076152A JPS6076152A (ja) 1985-04-30
JPS6352460B2 true JPS6352460B2 (ja) 1988-10-19

Family

ID=16129513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18308683A Granted JPS6076152A (ja) 1983-10-03 1983-10-03 Ｅｐｒｏｍ装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6076152A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179039A (en) * 1988-02-05 1993-01-12 Citizen Watch Co., Ltd. Method of making a resin encapsulated pin grid array with integral heatsink

Also Published As

Publication number Publication date
JPS6076152A (ja) 1985-04-30

Similar Documents

Publication Publication Date Title
KR960009089B1 (ko) 패키지 성형용 금형 및 그 금형을 이용한 플라스틱 고체촬상소자 패키지 제조방법 및 패키지
KR940002444B1 (ko) 반도체 소자의 패키지 어셈블리 방법
JPS6347353B2 (ja)
US4766095A (en) Method of manufacturing eprom device
JPS6031102B2 (ja) 集積回路パツケージおよびその製作方法
JPH08204059A (ja) 半導体素子収納用パッケージ
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
JPS6352460B2 (ja)
JPS62142341A (ja) 半導体装置およびその製造方法
JPH02125454A (ja) 樹脂封止型半導体装置
KR920010849B1 (ko) Eprom장치의 제조 방법
JPS5998540A (ja) 半導体装置
JPH0312467B2 (ja)
JPS6336139B2 (ja)
JP2792637B2 (ja) 半導体素子収納用パッケージ
JPS61115339A (ja) Ｅｐｒｏｍ装置
JPS6079749A (ja) 半導体装置
KR100373699B1 (ko) 반도체 소자 패키지 및 그 제조방법
JP3051225B2 (ja) 集積回路用パッケージ
JPS60148151A (ja) 半導体装置
JPS6042617B2 (ja) 半導体装置
KR20000043994A (ko) 반도체 패키지 및 그 제조 방법
JPH07202055A (ja) 半導体装置及びその製造方法
JPH0448673A (ja) 半導体レーザ装置
KR200154510Y1 (ko) 리드 온 칩 패키지