JPS635241Y2 - - Google Patents
Info
- Publication number
- JPS635241Y2 JPS635241Y2 JP1982060966U JP6096682U JPS635241Y2 JP S635241 Y2 JPS635241 Y2 JP S635241Y2 JP 1982060966 U JP1982060966 U JP 1982060966U JP 6096682 U JP6096682 U JP 6096682U JP S635241 Y2 JPS635241 Y2 JP S635241Y2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- transistor
- solder
- fixed
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910000679 solder Inorganic materials 0.000 claims description 22
- 239000000919 ceramic Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- GNLCAVBZUNZENF-UHFFFAOYSA-N platinum silver Chemical compound [Ag].[Ag].[Ag].[Pt] GNLCAVBZUNZENF-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【考案の詳細な説明】
本考案は混成集積回路に係り、とくに熱伝導特
性にすぐれ、小型化に適した混成集積回路の構造
に関する。
性にすぐれ、小型化に適した混成集積回路の構造
に関する。
ビデイオテープレコーダ（VTR）にはドラム
モータ用、キヤプスタンモータ用、リールモータ
用および回路用の各電源が使用される。第１図は
電源回路図である。図中、９，９′は直流の入力
端子、Ｑは高周波インバータ２内のスイツチング
素子であるトランジスタを示す。チヨークコイル
L1，L2とダイオードD2、コンデンサC1，C2とで
電流平滑回路を構成している。電流平滑回路３の
出力は出力端子１０，１０′へ直流として出力さ
れる。出力端子１０，１０′に接続された分圧抵
抗R1，R2の接続中点は、比較回路４の演算増巾
器OP1の非反転入力端子へ接続されている。反転
入力端子へは基準電圧発生回路（図示せず）から
の基準電圧VREが供給される。この演算増巾器
OP1の出力はダイオードD2を介してパルス巾変調
器６を構成する演算増巾器OP2の非反転入力へ供
給される。反転入力端子へは発振器（図示せず）
から鋸歯状波が供給される。そのパルス出力はト
ランジスタＱのベースへ供給される。点線８内は
保護回路である。アース端子９′，１０′間に過電
流検出用の抵抗R3が接続され、出力端子１０と
入力アース端子９′間に抵抗R4，R5が直列接続さ
れる。その接続中点は、演算増巾器OP3の反転入
力端子に接続される。非反転入力端子は出力アー
ス端子１０′へ接続されている。この演算増巾器
OP3の出力はダイオードD3を介して、演算増巾器
OP2の非反転入力端子へ接続されている。
モータ用、キヤプスタンモータ用、リールモータ
用および回路用の各電源が使用される。第１図は
電源回路図である。図中、９，９′は直流の入力
端子、Ｑは高周波インバータ２内のスイツチング
素子であるトランジスタを示す。チヨークコイル
L1，L2とダイオードD2、コンデンサC1，C2とで
電流平滑回路を構成している。電流平滑回路３の
出力は出力端子１０，１０′へ直流として出力さ
れる。出力端子１０，１０′に接続された分圧抵
抗R1，R2の接続中点は、比較回路４の演算増巾
器OP1の非反転入力端子へ接続されている。反転
入力端子へは基準電圧発生回路（図示せず）から
の基準電圧VREが供給される。この演算増巾器
OP1の出力はダイオードD2を介してパルス巾変調
器６を構成する演算増巾器OP2の非反転入力へ供
給される。反転入力端子へは発振器（図示せず）
から鋸歯状波が供給される。そのパルス出力はト
ランジスタＱのベースへ供給される。点線８内は
保護回路である。アース端子９′，１０′間に過電
流検出用の抵抗R3が接続され、出力端子１０と
入力アース端子９′間に抵抗R4，R5が直列接続さ
れる。その接続中点は、演算増巾器OP3の反転入
力端子に接続される。非反転入力端子は出力アー
ス端子１０′へ接続されている。この演算増巾器
OP3の出力はダイオードD3を介して、演算増巾器
OP2の非反転入力端子へ接続されている。
上述の各電源はそれぞれ第１図の回路を基本構
成としている。それ故、各電源は前述した如くそ
れぞれトランジスタＱを有しており、このトラン
ジスタＱは発熱を伴なうので、各電源は発熱によ
るトランジスタ素子の破壊および回路の正常な動
作を行なわしめるためそれぞれ別々に生産を行つ
ていた。しかし、前記構造においては同一工程た
とえばセラミツク基板形成工程、印刷焼成工程な
どを各電源毎に行うので作業性が悪く、また電源
形状が大型化するなどの欠点があつた。
成としている。それ故、各電源は前述した如くそ
れぞれトランジスタＱを有しており、このトラン
ジスタＱは発熱を伴なうので、各電源は発熱によ
るトランジスタ素子の破壊および回路の正常な動
作を行なわしめるためそれぞれ別々に生産を行つ
ていた。しかし、前記構造においては同一工程た
とえばセラミツク基板形成工程、印刷焼成工程な
どを各電源毎に行うので作業性が悪く、また電源
形状が大型化するなどの欠点があつた。
第２図乃至第６図は上記欠点を除去するべく本
考案者が案出した混成集積回路であり、第２図乃
至第４図は組付途中の図を示し、第５図、第６図
は組付後の図を示す。組付順に従がつて説明す
る。まず、第２図の如くアルミナなどで作られた
長方形形状のセラミツク基板１１上面に、銀パラ
ジウム（Ag−Pd）１２をペースト状にして印刷
形成する。ここで銀パラジウムはたとえば白金銀
（Ag−Pt）に比し電気抵抗値は大きく劣るがマイ
グレーシヨン効果が優れ使用される。次いで第３
図の梨地模様で示す如く配線層１２上にペースト
状のハンダをセラミツク基板の長手方向（図面左
右方向）に印刷焼成して配線層１２に比し厚み寸
法が大なるハンダ層１４を形成する。ここでハン
ダ層１４は配線層１４の抵抗値を実質的に小さな
値にするとともに後述するトランジスタに発生す
る熱を伝えるのに効果的である。次いで第４図の
如く回路用電源に用いられる封止されたトランジ
スタ１５の外部端子１５ａ，１５ｂ，１５ｃがハ
ンダ層１４に熱ハンダ固着される。また、ドラム
モータ用、キヤプスタンモータ用およびリールモ
ータ用電源に用いられるトランジスタ１６，１７
および１８の各外部端子１６ａ〜１６ｃ、１７ａ
〜１７ｃおよび１８ａ〜１８ｃもハンダ層１４に
熱ハンダ固着される。ここで前述したハンダ層の
熱伝導効果について補足すると、いまたとえばト
ランジスタ１６に発生した熱はセラミツク基板１
１を介して近くのハンダ層１４に伝わりこのハン
ダ層１４に達した熱は図面右方向にす早く伝導し
セラミツク基板全体に広がるので熱放散効果がよ
くなる。またトランジスタの外部端子をハンダ層
に固着するさいにはハンダ層１４のハンダが利用
される。次いで第５図の如くセラミツク基板１１
上に形成された外部取出し用電極１３に二股状に
折曲された接続部１９を有する板状の導電材で形
成された外部端子２０を接続する。この接続は同
図点線で示す如く各外部端子１９を一体化し後に
切断される連結部２１を利用して、まず外部端子
２０の接続部１９を外部取出し用電極１３に対応
してセラミツク基板１１を挾持せしめこのままの
状態で半田デイツプして接続部１９と外部取出し
用電極１３とを固着して行なわれる。第５図の状
態で各部品の組付が終了するが、この後外部端子
２０を除いてエポキシ樹脂などの封止部材で封止
される。第６図は第５図の側面図である。
考案者が案出した混成集積回路であり、第２図乃
至第４図は組付途中の図を示し、第５図、第６図
は組付後の図を示す。組付順に従がつて説明す
る。まず、第２図の如くアルミナなどで作られた
長方形形状のセラミツク基板１１上面に、銀パラ
ジウム（Ag−Pd）１２をペースト状にして印刷
形成する。ここで銀パラジウムはたとえば白金銀
（Ag−Pt）に比し電気抵抗値は大きく劣るがマイ
グレーシヨン効果が優れ使用される。次いで第３
図の梨地模様で示す如く配線層１２上にペースト
状のハンダをセラミツク基板の長手方向（図面左
右方向）に印刷焼成して配線層１２に比し厚み寸
法が大なるハンダ層１４を形成する。ここでハン
ダ層１４は配線層１４の抵抗値を実質的に小さな
値にするとともに後述するトランジスタに発生す
る熱を伝えるのに効果的である。次いで第４図の
如く回路用電源に用いられる封止されたトランジ
スタ１５の外部端子１５ａ，１５ｂ，１５ｃがハ
ンダ層１４に熱ハンダ固着される。また、ドラム
モータ用、キヤプスタンモータ用およびリールモ
ータ用電源に用いられるトランジスタ１６，１７
および１８の各外部端子１６ａ〜１６ｃ、１７ａ
〜１７ｃおよび１８ａ〜１８ｃもハンダ層１４に
熱ハンダ固着される。ここで前述したハンダ層の
熱伝導効果について補足すると、いまたとえばト
ランジスタ１６に発生した熱はセラミツク基板１
１を介して近くのハンダ層１４に伝わりこのハン
ダ層１４に達した熱は図面右方向にす早く伝導し
セラミツク基板全体に広がるので熱放散効果がよ
くなる。またトランジスタの外部端子をハンダ層
に固着するさいにはハンダ層１４のハンダが利用
される。次いで第５図の如くセラミツク基板１１
上に形成された外部取出し用電極１３に二股状に
折曲された接続部１９を有する板状の導電材で形
成された外部端子２０を接続する。この接続は同
図点線で示す如く各外部端子１９を一体化し後に
切断される連結部２１を利用して、まず外部端子
２０の接続部１９を外部取出し用電極１３に対応
してセラミツク基板１１を挾持せしめこのままの
状態で半田デイツプして接続部１９と外部取出し
用電極１３とを固着して行なわれる。第５図の状
態で各部品の組付が終了するが、この後外部端子
２０を除いてエポキシ樹脂などの封止部材で封止
される。第６図は第５図の側面図である。
なお、上記説明中、配線層１２およびハンダ層
１４はセラミツク基板１１の図面上方にかつ直線
状に形成することなく図面下方あるいは中ほどか
ら上方あるいは下方に折り曲げ状に形成してもよ
い。また部品としてトランジスタ素子のみを図示
し説明したが、図面余白部分に第１図の抵抗R1
〜R5を印刷焼成によつて形成し、またコンデン
サC1，C2およびダイオードD1をそれぞれの個別
部品としてハンダ層１４に熱ハンダにより固着さ
れる。また第１図に示されるOP1，OP2，OP3な
どはセラミツク基板１１上に固着されていない。
１４はセラミツク基板１１の図面上方にかつ直線
状に形成することなく図面下方あるいは中ほどか
ら上方あるいは下方に折り曲げ状に形成してもよ
い。また部品としてトランジスタ素子のみを図示
し説明したが、図面余白部分に第１図の抵抗R1
〜R5を印刷焼成によつて形成し、またコンデン
サC1，C2およびダイオードD1をそれぞれの個別
部品としてハンダ層１４に熱ハンダにより固着さ
れる。また第１図に示されるOP1，OP2，OP3な
どはセラミツク基板１１上に固着されていない。
第７図、第８図は本考案に係る混成集積回路の
実施例であり、第７図は部品組付の一工程を示す
図で、第８図は部品組付後の図である。ここで、
前述の例と同一部分には同一符号を付す。第７図
において、セラミツク基板１１上面に形成した配
線層１２上にはハンダ層１４ａ，１４ｂ，１４ｃ
が離間部２２，２３により互いに分離し形成され
る。そしてトランジスタ素子１５〜１８等は前述
の例と同様に組付固着される。この離間部２２，
２３はセラミツク基板に生じるソリなどの変形を
防止するのに効果的である。
実施例であり、第７図は部品組付の一工程を示す
図で、第８図は部品組付後の図である。ここで、
前述の例と同一部分には同一符号を付す。第７図
において、セラミツク基板１１上面に形成した配
線層１２上にはハンダ層１４ａ，１４ｂ，１４ｃ
が離間部２２，２３により互いに分離し形成され
る。そしてトランジスタ素子１５〜１８等は前述
の例と同様に組付固着される。この離間部２２，
２３はセラミツク基板に生じるソリなどの変形を
防止するのに効果的である。
上述の如く、本考案によれば一板のセラミツク
基板に各電源の各部品とくにトランジスタを組付
固着する構成としたので小形化でき、またトラン
ジスタから発生した熱が熱伝導が比較的大なるハ
ンダ層を通してセラミツク基板全体に伝わるので
熱放散が良く、またセラミツク基板の形成、印刷
焼成、外部端子の接続などの工程を一度で行える
ので作業工程の抵減が図れ、またセラミツク基板
に生じるソリなどの変形を防止し得る等の利点が
有る。
基板に各電源の各部品とくにトランジスタを組付
固着する構成としたので小形化でき、またトラン
ジスタから発生した熱が熱伝導が比較的大なるハ
ンダ層を通してセラミツク基板全体に伝わるので
熱放散が良く、またセラミツク基板の形成、印刷
焼成、外部端子の接続などの工程を一度で行える
ので作業工程の抵減が図れ、またセラミツク基板
に生じるソリなどの変形を防止し得る等の利点が
有る。
第１図は一般的な電源の回路図、第２図乃至第
６図は本考案者が先に案出した混成集積回路の１
例であり、第２図乃至第５図はそれぞれ混成集積
回路形成の一工程図、第５図は組付後を示す図、
第６図は第５図の側面図、第７図、第８図は本考
案に係る混成集積回路の１実施例であり、第７図
は混成集積回路形成の一工程図、第８図は組付後
を示す図である。 １１……セラミツク基板、１２……配線層、１
４，１４ａ，１４ｂ，１４ｃ……ハンダ層、１
５，１６，１７，１８……トランジスタ素子。
６図は本考案者が先に案出した混成集積回路の１
例であり、第２図乃至第５図はそれぞれ混成集積
回路形成の一工程図、第５図は組付後を示す図、
第６図は第５図の側面図、第７図、第８図は本考
案に係る混成集積回路の１実施例であり、第７図
は混成集積回路形成の一工程図、第８図は組付後
を示す図である。 １１……セラミツク基板、１２……配線層、１
４，１４ａ，１４ｂ，１４ｃ……ハンダ層、１
５，１６，１７，１８……トランジスタ素子。
Claims (1)
- セラミツク基板を略長方形状とし、該セラミツ
ク基板の長手方向にわたつて配線層を設け、該配
線層上にハンダ層を形成し、かつ該セラミツク基
板にトランジスタ等の発熱部品を取付固定し、更
に該ハンダ層を互いに分離した島状に形成したこ
とを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6096682U JPS58164264U (ja) | 1982-04-26 | 1982-04-26 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6096682U JPS58164264U (ja) | 1982-04-26 | 1982-04-26 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58164264U JPS58164264U (ja) | 1983-11-01 |
| JPS635241Y2 true JPS635241Y2 (ja) | 1988-02-12 |
Family
ID=30071193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6096682U Granted JPS58164264U (ja) | 1982-04-26 | 1982-04-26 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58164264U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS598373Y2 (ja) * | 1979-05-04 | 1984-03-15 | 株式会社フジクラ | プリント配線板 |
-
1982
- 1982-04-26 JP JP6096682U patent/JPS58164264U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58164264U (ja) | 1983-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6333320B2 (ja) | ||
| JPS635241Y2 (ja) | ||
| JPH06283639A (ja) | 混成集積回路 | |
| JPS58159361A (ja) | 多層混成集積回路装置 | |
| JPH0278265A (ja) | リードフレームおよびそのリードフレームを使用した複合半導体装置 | |
| JPH0445253Y2 (ja) | ||
| JPH0711985Y2 (ja) | サーマルヘッドの給電線接続構造 | |
| JP2771567B2 (ja) | 混成集積回路 | |
| JPS5935001Y2 (ja) | 光双方向性サイリスタ | |
| JPH0732054Y2 (ja) | サーマルヘッドの給電線接続構造 | |
| JP2577881Y2 (ja) | 半導体装置 | |
| JPH0236265Y2 (ja) | ||
| JPH06260730A (ja) | プリント配線基板 | |
| JPS5976352U (ja) | サ−マルヘツド | |
| JPS64301U (ja) | ||
| JP2591457Y2 (ja) | 圧電トランス | |
| JPS6138178Y2 (ja) | ||
| JPH11135924A (ja) | 電子部品実装体 | |
| JPS62259879A (ja) | サ−マルヘツド | |
| JPS6133396U (ja) | 電子スタ−タ | |
| JP2000261120A (ja) | 半導体装置の実装構造及びそれを用いた電子機器 | |
| JPS6316478U (ja) | ||
| JPH0289655A (ja) | サーマルヘッド | |
| JPH0338845A (ja) | 混成集積回路 | |
| JPH01106452A (ja) | 半導体装置 |