JPS6351656A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置ｌに係り、超大’Ｉｆ
Ｊ４積回路における長い信号伝播配線による伝播遅延を
ｔ減する回路に関するものである。

〔従来の技術〕

第８図は従来の半導体集積回路装置を示すブロック構成
図である。

ＩＩＩ〜（８）は半導体集積回路に汀よく見られるメモ
リやＡＬＵなどの機能ブロックであり、（９）はそれら
の制作を制御するクロックラインなどの信号伝播配線、
　１０１は信号を発生するドライバ回路である。

クロックライン（９）は半導体集積回路において、多数
の機能ブロックを制御するものであり、半導体集積回路
全体に長く配線される。クロック発生器（１０）がクロ
ックライン（９）にクロック信号を供給したとき、機能
ブロックＨ１、＋２１１’（は早く伝播するが、機能ブ
ロック（７）、（８）には遅れて伝播する。この伝播に
要する時間を’ｒａとし、機能ブロックＩＩＩ〜（８）
の処理時間ｉＴｂで一定であるとすると、この半導体集
積回路の処理時間はＴａ　十Ｔｂ　　となる。

〔発明が解決しようきする問題点〕

従来、信号伝播配線の幅はプロセス工程による設計基準
に基づいて最小線幅で設計していて、これではクロック
ラインやパスラインのような長い信号伝播配線を必要と
するものでは、遅延時間は配線が長くなればなるほど大
きくなるのが実情であった。

この発明は、上記のような問題点を解決するため、信号
伝播の遅延時間を低減するように信号伝播１１ｇ′ｆｔ
決定や壺÷今簑硼→モ＝播−＠奉知定することを目的と
するものである。

〔問題点を解決するための手段〕

この発明に係る半導体集積回路装置は、信号伝播線にお
いて、その信号伝播の８延時間を最小にするときの配線
幅を理論的に求めたものである。

〔作用〕

この発明における信号伝播配線の遅延を最小にする半導
体集積回路装置は、一つの長い信号伝播配線に接続、さ
れる機能ブロックの動作の遅れを少なくすることができ
る。

〔実施例〕

以下、この発明を図に示す実施例に基づいて説明する。

第１図はこの発明の一実施例による半導体集積回路装置
を示すブロック構成図である。そして第２図は、ＭＯ８
型実績回路においてよく示されるｌの長さをもつ信号伝
播遅延モデルである。

ソースインピーダンスｚｅは純粋な抵抗Ｒ，で近似され
、ロードインピーダンスＺ／はｌにおいて配線につく容
量Ｃ７で近似される。内部インピーダンス２は配線の中
位長さ当りの抵抗Ｒと中位長さ当りの容ｆｆｉ　ｃで近
似されるものである。このとき距＠ｘにおける遅延時間
Ｔｄ（Ｋ＋はラプラス変換とエルモーの遅延時間則を使
って、’ｒａ（ＸＩｍ−−、−ｘ　＋　（Ｒ−Ｃ−１４
Ｒ−ｃｌ）ｘ十Ｒｓ　・Ｃ４＋Ｒａ　Ｃｌ−・・・　Ｉ
ｌ＋で示される。ここで単位長さあたりの抵抗Ｒ［、ρ ｗ−ｔ　　　１２＋ で示され。ｐ、ｗ、ｔは順に信号伝播配線自身の抵抗率
、幅、厚さである。また中位長さあたりの容量Ｃは、普
通平行平板で近似されるが、信号伝播配線の幅が小さく
なると、エッヂ効果による電界の部分が大きくなり無視
できなくなるので、平行平板では近似できない。したか
って、より正確な式として次の式が提示されてｒる。

ここで、Ｃは誘電率で、ｈは絶縁層の厚さ、Ｓは信号伝
播配線間隔である。

前記ｉｌ＋、＋２１．１３）式より、Ｘ＝Ｊの点におけ
る遅延時間Ｔａ　’、ｔ）は次式で表すことができる。

ここで、　　ｋｌ、ｋｔ、に、　ｉ’＝を次に示す定数
である。

子に付帯する容量の総和である。Ｔａ７）の最小値は１
４）式を微分することで求まり、その時のイど号伝播線
の幅ＷＯｐｔに となる。ここで である。

また、；５）式において半導体集積回路製造上で固定さ
れる定数ｒｔとめると、（５）式は信号伝播配線に接続
される容量の総和と、信号伝播配線のソースインピーダ
ンスとの比に、上記定数を掛け合わせ、平方根を求める
ことによりＷｏｐｔ　ｆ設定することができる。

そして、（６）式から得られた最適な信号伝播配線幅Ｗ
ｏｐｔを上記実施例の第１図のクロックライン（９）に
使用した場合、機能ブロック（７）、（８）までの信号
伝播に要する時間Ｔｄは前記従来例の信号伝播配線Ｔａ
よりも小さい。したがって、上記実施例の処理時間Ｔｅ
ｌ　＋　Ｔｂは前記従来例のＴａ　＋ＴＩ）よりも当然
小さくなる。これは上記実施例の半導体集積回路装置の
処理時間が短いということである。

なお、上記実施例では信号伝播配線がクロックラインに
ついて述べたが、これはパスラインにおいても同様の効
果を奏する。

〔発明の効果〕

以上のように、この発明によれば、半導体集積回路にお
いて一つの長い信号伝播配線による伝播遅延が低減され
るため、各機能ブロックの動作の遅延が少なくなるので
、半導体集積回路の高速動作が可能となる。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体集積回路装置
のブロック図、第２図は半導体集積回路においてよく示
されるｌの長さ全もつ信号伝播配線の伝播遅延モデルを
示す図、第３図は従来の半導体集積回路装置のブロック
図である。 第１図、第８図において、・１しり８）は半導体集積回
路によく見られる機能ブロック、（９）は信号伝播配＠
、１０１は信号発生のドライバである。 第２図において、Ｚｓはソースインピーダンス、Ｚｔｔ
ｄロードインピーダンス、２は信号伝播配線の内部イン
ピーダンスである。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）長い信号伝播配線を有するＭＯＳ型集積回路にお
   いて、前記信号伝播配線による信号伝播遅延を最小にす
   るように前記信号伝播配線の幅を最適にすることを特徴
   とする半導体集積回路装置。
2. （２）上記信号伝播配線に接続される容量の総和と、上
   定信号伝播配線のソースインピーダンスとの比に、半導
   体集積回路製造上で定まる定数を掛け合わせ、その平方
   根を求め、それを上記信号伝播配線の幅に決定すること
   を特徴とする特許請求の範囲第１項記載の半導体集積回
   路装置。
3. （３）上記信号伝播配線の幅をＷｏｐｔと、 ▲数式、化学式、表等があります▼ の式に従つて最適にすることを特徴とする特許請求の範
   囲第１項記載の半導体集積回路装置。 ここで、ｌは前記信号伝播配線の長さで、Ｒ＿ｓとＣ＿
   ｌはそれぞれ前記信号伝播配線のソースインピーダンス
   とロードインピーダンスである。またｈ、ｔ、ρ、ａ＿
   １、ａ＿２は前記信号伝播配線自身の厚さ、抵抗率、誘
   電率絶縁層の厚さ、配線間隔、配線に接続する容量の総
   和から決まる定数である。