JPS6350067A - サイリスタ - Google Patents

サイリスタ

Info

Publication number
JPS6350067A
JPS6350067A JP19265786A JP19265786A JPS6350067A JP S6350067 A JPS6350067 A JP S6350067A JP 19265786 A JP19265786 A JP 19265786A JP 19265786 A JP19265786 A JP 19265786A JP S6350067 A JPS6350067 A JP S6350067A
Authority
JP
Japan
Prior art keywords
base layer
voltage
intermediate layer
lifetime
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19265786A
Other languages
English (en)
Other versions
JP2674641B2 (ja
Inventor
Tsuneo Ogura
常雄 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61192657A priority Critical patent/JP2674641B2/ja
Publication of JPS6350067A publication Critical patent/JPS6350067A/ja
Application granted granted Critical
Publication of JP2674641B2 publication Critical patent/JP2674641B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012Base regions of thyristors
    • H01L29/1016Anode base regions of thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、サイリスクに関する。
(従来の技術) 直流送電用変換装置を始めとする高電圧変換装置におい
ては、数[K V]から数百[KV]の高電圧を交直変
換することが要求されている。これらの装置においては
、現在一般に使用されているサイリスタの単体における
阻止電圧が数KVであるので、場合によっては100個
以上ものサイリスクを直列に接続して用いるのである。
これはシステムを複雑化させる原因となるので使用され
るサイリスクの個数を減らし、装置を小型化し、信頼性
を向上させるためには、サイリスクの阻止電圧を上げる
ことが必要である。しかしながら従来のサイリスクにお
いては、一般に阻止電圧をある限度以上に増大させると
オン電圧が増大してしまい、逆に装置を大型化してしま
うなど全体的には好、ましくなくなるのである。これら
の関係について以下に詳しく説明する。始めに、従来の
サイリスタの構造を第4図を用いて説明する。これは公
知の逆阻止構造のサイリスタの不純物分布である。
ここで、1はPエミツタ層、2はANベース層、3はP
ベース層、4はNエミツタ層である。
またNベース内のライフタイムは、はぼ均一な分布であ
る。これは、従来のサイリスタにおいては、ウェーハの
一方、または両方の面より金などの重金属を拡散して形
成され、これらの不純物の拡散係数が非常に大きいため
均一になるのである。
さて、公知のようにサイリスクの阻止電圧を増大させる
ためには、図に示されたNベース層の幅WNBを大きく
し、かつNベース層の不純物濃度CNBを小さくするこ
とが必要である。Nベースの幅と阻止電圧の関係は、公
知文献「光サイリスクの高耐圧化」電気学会研究会資料
、資料番号5PC−83−31,1983p53に示さ
れているように、たとえば、4Kvで、約800μmテ
あるが、8KV”in’は、約1400μmも必要とな
る。このために定常オン状態における電圧(オン電圧)
が、第5図に示すように、4KVで約1.8vであるの
に対し、8K ・Vで約4,2vとなってしまうのであ
る。このために、サイリスクを高耐圧することには限界
があった。
また、公知文献r p −i −n  Epitaxi
al 5tvo−1tures for High P
ower Devices J  I E 3− E 
D 。
1976、 p、823に示されているように、p−1
−n構造によりNベース幅を薄くしてオン電圧の増大を
防ぎ、高耐圧化が容易な構造のサイリスクもある。第6
図にこれを示す。ここで、1〜4は、前述の逆阻止構造
と同じ部分を示すが5の部分がNバッファ部分であり、
この領域により、順方向阻止能力は増大するが、逆阻止
能力は、数+■と低くなってしまうのである。これは、
5の部分の不純物濃度が、高いために1−5間のアバラ
ンシェ降伏電圧が低くなるためである。ここで、直流送
電などの電力変換装置用には、逆阻止能力を必要とする
為に、ダイオードを用いて等価的に逆阻止能力を持たせ
ることが必要となってしまい、装置が、かえって大型化
してしまうという問題点があうた。
(発明が解決しようとする問題点) 本発明は、逆阻止能力を有し、かつNベース幅が薄い、
すなわちオン電圧の低いサイリスクの構造を提供ことか
目的である。
[発明の構成] (問題点を解決するための手段) 本発明は。サイリスクのNベース層の両端、すなわちP
Iエミッタ層付近と、Pベース層付近のある一定の領域
のライフタイムを、他のNベース層の部分すなわちNベ
ース層の中央領域のライフタイムより小さくすることを
特徴としている。
(作用) サイリスクの耐圧は、電圧印加時における漏れ電流によ
り決定される。ここで漏れ電流は、空乏層中で発生する
再結合電流とアバランシェ増倍係数及びPIエミッタ層
、Nベース層、Pベース層より成るトランジスタの電流
増幅率の関数であり、Nベース層の両端の部分のライフ
タイムを小さくすることにより順逆の電圧印加時の電流
増幅率を小さくすることができ、それにより漏れ電流を
低減し、耐圧能力を向上させることができる。
(実施例) 以下本発明の詳細な説明する。第1図に本発明のサイリ
スクの構造とNベース中のライフタイムの分布を示す。
Nベース以外の領域のライフタイムは、本特許では、問
題としないので示さない。
従来のサイリスタのライフタイムがNベース中でほぼ均
一であるのと比べて、本発明は、Nベースの両端におけ
るライフタイムが、他の部分と比較して小さいことが特
徴である。
サイリスクの耐圧は、アバランシェ降伏、パンチスルー
、空乏層の変化による電流増幅率の変化を考慮に入れる
と、 ここで、Mは増倍係数、■ は、空乏層中で発生する再
結合電流である。また、電流増幅率は、空乏層の幅をW
 、拡散長をLとすると、C L−J下Z−−(3) であり、ここで、Dは、拡散係数、Zは、Nベースなか
の少数キャリアのライフタイムである。そこで、(1)
〜(3)式より明らかなように、ライフタイムを小さく
すると、αPNPが小さく゛なり、その結果、IAが小
さくなる。すなわち、漏れ電流が少なくなり、耐圧が向
上するのである。しかし、ここで、Nベース全体のライ
フタイムを低下させるとオン電圧が、上昇してしまうと
いう欠点が生じてしまうので、本発明のように、Nベー
スの両端だけ、ライフタイムを低下させることによりα
PNPを低減させることが有効となるのである。ここで
、ライフタイムが小さい部分は、20〜100μm程度
が望ましくまた、ライフタイムも1μsec以下がよい
こともわかった。第2図に、阻止電圧と必要とするNベ
ース幅の関係を示した。
ここで従来例と本発明を比較してみるとわかるように、
本発明により順逆の阻止電圧を保持したままで、Nベー
ス幅を著しく減少させることができる。また第3図にオ
ン電圧を示したが、第5図と比較してわかるように、オ
ン電圧を著しく低減させることもわかる。
以上の実施例においては、順逆方向とも同様の阻止電圧
を得ることを前提にしたが、逆方向の阻止電圧が順方向
より低くてもよい用途に対しては、ライフタイムを低く
する領域を、Pエミッタ付近のNベースだけにすれば、
よいことは自明である。
また、ライフタイムを低くする製造方法については、た
とえば、rlmproved Dynamic Pro
pcrti−es of GTO−Thyristor
s and Diodes by ProtonImp
lantation、 IEDM、 1985. p、
1B2に示されているような、プロトン照射などの方法
を用いればよい。本発明はPNPNのサイリスタ構造を
有する、−般のサイリスクの他、GTOサイリスク、逆
導通サイリスク、光サイリスタなどの各種のサイリスク
に有効である。
[発明の効果コ 本発明によれば、順逆両方向の電圧阻止能力を失なわず
に、従来のサイリスクと比較して同一の阻止電圧におい
て、著しくNベース幅が狭いサイリスタを実現すること
ができる。
【図面の簡単な説明】
第1図は、本発明のサイリスクを示す図、第2図は、本
発明及び従来例のサイリスクの阻止電圧とNベース幅の
関係を示す図、第3図は、本発明のサイリスクのオン電
圧を示す図、第4図、第6図は、従来のサイリスクを示
す図、第5図は、従来例のサイリスクのオン電圧を示す
図である。 1、Pエミッタ層、2.Nベース層、3.Pベース層、
4.Nエミツタ層、5.Nバッファ層。 /Q) 第1図 旭上電凪(にV) 第4図 以1に間(JL (八V〕

Claims (2)

    【特許請求の範囲】
  1. (1)互いに反対側に位置する一対の主表面および前記
    主表面間で隣接層間にPN接合を形成するように交互に
    導電性の異なる連続した4層を有する半導体基板と、両
    主表面においてそれぞれ外側にオーミック接触された一
    対の主電極と、主電極間を非導通状態から導通状態に移
    行するためのトリガ信号を与える手段を具備するサイリ
    スタにおいて、上記2つの中間層のうち、不純物濃度を
    有する中間層で、 その中間層の一方の端、すなわち高不純物濃度を有する
    中間層に隣接する部分または、これに加えて、中間層の
    他方の端である中間層の、高不純物濃度を有する主表面
    側の部分におけるライフタイムが、その低不純物濃度を
    有する中間層の他の部分のライフタイムより小さいこと
    を特徴とするサイリスタ。
  2. (2)上記、不純物の濃度を有する中間層のライフタイ
    ムの低い部分の幅が、20〜100μmの範囲であり、
    かつ、ライフタイムが、1μsec以下であることを特
    徴とする特許請求の範囲第1項記載のサイリスタ。
JP61192657A 1986-08-20 1986-08-20 ゲートターンオフサイリスタ Expired - Fee Related JP2674641B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61192657A JP2674641B2 (ja) 1986-08-20 1986-08-20 ゲートターンオフサイリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61192657A JP2674641B2 (ja) 1986-08-20 1986-08-20 ゲートターンオフサイリスタ

Publications (2)

Publication Number Publication Date
JPS6350067A true JPS6350067A (ja) 1988-03-02
JP2674641B2 JP2674641B2 (ja) 1997-11-12

Family

ID=16294875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61192657A Expired - Fee Related JP2674641B2 (ja) 1986-08-20 1986-08-20 ゲートターンオフサイリスタ

Country Status (1)

Country Link
JP (1) JP2674641B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007093523A (ja) * 2005-09-30 2007-04-12 Yokogawa Electric Corp 波形測定装置
JP2021514547A (ja) * 2018-02-13 2021-06-10 アー・ベー・ベー・パワー・グリッズ・スウィツァーランド・アクチェンゲゼルシャフトAbb Power Grids Switzerland Ag 双方向サイリスタ装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4915383A (ja) * 1972-05-17 1974-02-09
JPS5140269U (ja) * 1974-09-20 1976-03-25
JPS60198778A (ja) * 1984-03-23 1985-10-08 Toshiba Corp スイツチング素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4915383A (ja) * 1972-05-17 1974-02-09
JPS5140269U (ja) * 1974-09-20 1976-03-25
JPS60198778A (ja) * 1984-03-23 1985-10-08 Toshiba Corp スイツチング素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007093523A (ja) * 2005-09-30 2007-04-12 Yokogawa Electric Corp 波形測定装置
JP2021514547A (ja) * 2018-02-13 2021-06-10 アー・ベー・ベー・パワー・グリッズ・スウィツァーランド・アクチェンゲゼルシャフトAbb Power Grids Switzerland Ag 双方向サイリスタ装置

Also Published As

Publication number Publication date
JP2674641B2 (ja) 1997-11-12

Similar Documents

Publication Publication Date Title
JP3751976B2 (ja) 炭化ケイ素サイリスタ
US4967243A (en) Power transistor structure with high speed integral antiparallel Schottky diode
US5101244A (en) Semiconductor schottky device with pn regions
US5166760A (en) Semiconductor Schottky barrier device with pn junctions
JP2006332127A (ja) 電力用半導体装置
US5079607A (en) Mos type semiconductor device
JPH1093113A (ja) ダイオード
JP2979964B2 (ja) 半導体装置及びそれを用いたインバータ装置
US4236169A (en) Thyristor device
US3504242A (en) Switching power transistor with thyristor overload capacity
JPS6350067A (ja) サイリスタ
US4910562A (en) Field induced base transistor
WO1999063597A1 (fr) Diode
JPH03147331A (ja) 高耐圧半導体装置
JPS60187058A (ja) 半導体装置
JP3789580B2 (ja) 高耐圧半導体装置
JPH02294073A (ja) 大阻止容量半導体素子
JPH0488677A (ja) 半導体素子
JP2907693B2 (ja) ソフトリカバリダイオード
JPS5912025B2 (ja) サイリスタ
JPS60198778A (ja) スイツチング素子
JPH06163908A (ja) ダブルゲートmosデバイス
JPS62144357A (ja) スイツチング用半導体装置
CN116646393A (zh) 一种光增强消除折回现象的逆导型igbt器件
KR100320955B1 (ko) 내압지지영역이표면저농도에피층을갖는트라이악반도체소자및그의제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees