JPS6349890A - 文字画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、ビットマツプメモリ上に展開した文字２画像
の輪郭点ピッ１〜情報から該輪郭点の位置を示す輪郭点
情報を求め、該輪郭点情報により文字２画像の輪郭内部
の塗り潰しを行なうようにした文字画像処理方式に関す
るものである。

［発明の背景技術］ 従来ビットマツプメモリ上に展開された文字。

画像（以下、単に文字という）の輪郭内部を塗り潰す処
理方式として、第２図に示すようにビットマツプメモリ
２０上に展開した文字２１と走査線２２とめ交点を求め
、Ｘ座標の小さい交点より順に２個の交点（始点２３．
終点２４とする）を選び、この始点、終点間を直線２５
（該２点間に存在するビットを黒画素″′１″にする）
で結ぶことにより塗り潰しを行なうという処理方式が提
案されている。

以下、第３図、第４図を用いて従来の塗り潰し処理方式
について説明する。

第３図は、一般的な孕り潰し処理方式を示すブロック図
であり、図中の３０は文字の輪郭点を記憶したビットマ
ツプメモリ、３１はビットマツプメモリ３０からのデー
タの読み出しを制御するアドレス制御部、３２はビット
マツプメモリ３０より読み出されたデータ中よシつ、輪
郭点に相当するビットを検出し、該データのメモリアド
レスと検出されたビットのビット位置情報で構成した輪
郭点情報を生成する輪郭点情報検出部、３３は輪郭点情
報検出部３２で生成された輪郭点情報に基づいて輪郭内
部の塗り潰しを行なう塗り潰し処理部、３４は各種制御
を行なう制御部である。

第４図は、第３図に示す輪郭点情報検出部３２において
、データ中のビット位置検出を具体的に実施する回路図
の例である。尚、説明上ビットマツプメモリ３０より読
み出されるデータを１６ビツト／ワードとして説明する
。図において、４０は制御部３４から発せられた書き込
み信号４１によってビットマツプメモリ３０より読み出
された１ワードデータ４２を記憶するシフトレジスタ、
４３はオア回路であり、その出力信号４４は１ワードデ
ータ中に存在するビットの有無を示す。出力信号４４が
“１パのときデータ中に少くとも１つのビット（輪郭点
）が存在することを示し、”Ｏ″のときデータ中に全く
ビットが存在しないことを示す。４５はアンド回路であ
り、オア回路４３の出力信号４４が°゛１″のとき、ｉ
制御部３４より供給されるクロック信号４６を開放する
。４７はクロック信号４６に同期して歩道を行なうカウ
ンタ、４８はシフトレジスタ４ｏがらの出力信号４９が
“１″のとき、つまりシフトレジスタ４０に記憶した１
ワードデータ４２中に存在する輪郭点が出力されたとき
、カウンタ４７のカウンタ値（１ワードデータ中におけ
る該輪郭点のビット位置を示す）を出力するゲート回路
である。

次に動作について説明する。第３図に示す制御部３４よ
り書き込み信号４１が発せられると、第４図に示すシフ
トレジスタ４０はデータの受付けが可能となり、同時に
書き込み信号４１によってカウンタ４７のカウンタ値が
リセットされる。アドレス制御部３１は・ビットマツプ
メモリ３０のメモリアドレスのＯ番地をアクセスし、該
アドレスに記憶された１ワードデータを読み出す。該デ
ータはシフトレジスタ４０に記憶される。このとき、オ
ア回路４３の出力信号４４は制御部３４へ送られ、出力
信号４４が０”のとき、アドレス制御部３１に対しアド
レスを歩進するよう指令する。このようにして、出力信
号４４が１”、つまり１ワードデータ中にビットが存在
するまでデータの読み出しが行なわれる。

出力信号４４が“１″となったとき、シフトレジスタ４
０にビットマツプメモリ３０より読み出された１ワード
データが記憶され、該データはアンド回路４５を介して
供給されるクロック信号４６に同期してシフトされる。

一方、カウンタ４７も該クロック信号４６に同期してカ
ウンタ値を歩進していく。これにより、カウンタ４７の
カウンタ値がシフト回数（＝シフトレジスタ４０より出
力されるビットのビット位置）を表わす。そして、シフ
トレジスタ４０の出力信号４９が゛１パとなったとき、
カウンタ４７の示すカウンタ値が輪郭点のピット位置情
報５０として出力され、アドレス制御部３１がアクセス
した該１ワードデータのメモリアドレスと共に輪郭点情
報として塗り潰し処理部３３へ送られる。具体的な数値
を用いて説明すると、例えばビットマツプメモリ３０の
メモリ容量を　１，０２４ｘ　　１，０２４ビツトとし
、アドレス制御部３１が第５図（ａ）に示すメモリアド
レス５１“１０００００００００００００００”をアク
セスし、該メモリアドレスから第５図（ｂ）に示す１ワ
ードデータ５２　”　００１００００００００００１０
０”が読み出されシフトレジスタ４０に記憶されたとす
る。第５図（Ｃ）は、前述のクロック信号４６に同期し
てシフトレジスタ４０より順次出力されるビット５３と
、該ビットに対応する出力信号４９とカウンタ４７のカ
ウンタ値（ビット位置情報５０）の対・発表を示す。第
５図（Ｃ）からも分かるように、シフトレジスタ４０の
シフトによって第２ビツト目と第１３ビツト目が検出さ
れたとき、出力信号４９が“′１″となり、そのときの
カウンタ値“ｏｏｉｏ”及び“１１０１”のビット位置
情報５０がゲート回路４８より夫々出力される。

こうして、第６図（ａ）、（ｂ）に夫々示すように第２
ビツト目の輪郭点情報として’　１０００００００００
００００００００１０”　、第１３ビツト目の輪郭点情
報として“１０００００００００００００００１１０１
”が得られる。

こうして、シフトレジスタ４０に記憶した１ワードデー
タが全てシフトされると、制御部３４より新たに書き込
み信号４１が発せられ、ビットマツプメモリ３０より次
メモリアドレスの１ワードデータが読み出されてシフト
レジスタ４０に記憶され、以下同様の動作を繰り返す。

塗り潰し処理部３３は、例えば順次入力される輪郭点情
報を入力順に始点。

終点として決定し、各輪郭点情報に従い始点、終点間の
ビットを黒画素“１”にすることによって塗り潰しを行
なう。そして、塗り潰し結果は塗り潰し処理部３３内部
に設けたバッファメモリ等に記憶され、該バッファメモ
リの内容は図示していないＣＲＴディスプレイやレーザ
ープリンター等の出力装置へ順次送出される。

［背景技術の問題点］ このように、従来ではシフトレジスタ４０に記憶した１
ワードデータを１ビツトずつシフト（１６ビツト／ワー
ドとした場合、最大１５回シフト）して全てのビットに
ついて検出しなければならなかった。このため、輪郭点
情報を検出するのに１ワードデータを構成するビット数
に相当するりＯツク分の時間を貸すという問題があった
。また、通常では１ワードデータ中に存在する輪郭点は
数ビットにも満たないので、１ワードデータの全てのビ
ットを１ビツト毎に検出するということは無駄な動作と
時間を費すことになっていた。

［発明の目的］ 本発明の目的は、上記問題点を解消し、高速に１ワード
データ中に存在するビット位置を検出して輪郭点情報を
得るようにした文字画像処理方式を提供するものである
。

［発明の概要］ 本発明は、従来の輪郭点情報検出部を改良し、１ワード
データ中に存在するビット位置を高速に検出して輪郭点
情報を得るようにした文字画像処理方式を提供するもの
であり、ビットマツプメモリー［に展開した文字２画像
の輪郭点ビット情報から該輪郭点の位置を示寸輸郭点情
報を求め、該輪郭点情報により文字１画像の輪郭内部の
塗り潰しを行なうようにした文字画像処理方式において
：文字１画像の輪郭点を記憶するビットマツプメモリと
：前記ビットマツプメモリのアドレスを制御するアドレ
ス制御部と：前記アドレス制御部の指令により前記ビッ
トマツプメモリから読み出されたデータと、別途供給さ
れるデータのどちらか一方を選択するセレクタと、前記
セレクタによって選択されたデータを記憶するレジスタ
と、前記レジスタに記憶したデータ中に存在するビット
（輪郭点）の内、最下位に存在するビットを検出してビ
ット位置情報を出力するビット位置検出部と、前記ビッ
ト位置情報を解読するデコーダと、前記デコーダの解読
結果と前記レジスタに記憶されたデータとの論理積を求
める論理積回路を有し、前記ビット位置検出部からのビ
ット位置情報と前記アドレス制御部のアドレスとで構成
した輪郭点情報を出力する輪郭点情報検出部と：前記輪
郭点情報に従って塗り潰しを行なう塗り潰し処理部とを
具備し；文字２画像の輪郭点を展開したビットマツプメ
モリより読み出したデータ中に存在するビットの輪郭点
情報を順次求め、該輪郭点情報に基づいて塗り潰し処理
を、するようにした文字画像処理方式を提供するもので
ある。

［発明の実施例］ 第１図は本発明で用いられる輪郭点情報検出部の一実施
例を示す回路図であり、第３図に示したブロック図にお
ける輪郭点情報検出部３２を改良したものである。尚、
説明上ビットマツプメモリ３０より読み出されるデータ
を１６ビツト／ワードとして説明する。図において、１
はビットマツプメモリ３０より読み出された１ワードデ
ータ、２は制御部３４より発せられるクロック信号、３
はビットマツプメモリ３０からの１ワードデータと後述
する論理積回路からの１ワードデータのどちらか一方を
選択するセレクタ、４はクロック信号２に同期してセレ
クタ　３によって選択された１ワードデータを記憶する
レジスタ、５はレジスタ　４に記憶された１ワードデー
タ中に存在するビット（輪郭点）の内、最下位に存在す
るビットを検出し、該１ワードデータ中に存在するビッ
トの有無を示す信号６及び検出した最下位ビットのピッ
ト位置情報７を出力する最下位ビット検出部、８はビッ
トの有無を示す信号６が“１Ｈのとき、ピット位置情報
７を開放するゲート回路、９は最下位ビット検出部で検
出されたビットのピット位置情報７に基づいて、該ビッ
ト位置情報で示されるビットのみを“ｌ　Ｑ　＋’！、
それ以外のビットを゛１パとした１ワードデータを出力
するデコーダ、１０はレジスタ４に記憶された１ワード
データとデコーダ９より出力された１ワードデータの各
ビット毎に論理積を求める論理積回路である。尚、上記
輪郭点情報検出部５としては、例えばブラオリティ・エ
ンコーダ等が用いられる。

次に動作について、前述した第５図（ａ）。

（ｂ）の場合を例に説明する。１，０２４Ｘ　　１，０
２４ビツトのメモリ容量を持つビットマツプメモリ３０
に対し、アドレス制御部３１が第５図（ａ）に示すメモ
リアドレス５１″’　１００００００００００００００
０”をアクセスし、該メモリアドレスより第５図（ｂ）
に示す１ワードデータ５２“００１０００００００００
０１００”　　（図示では左側を下位、右側を上位ビッ
トを示す）が読み出されると、該データはセレクタ３を
介してレジスタ　４に記憶される。レジスタ　４に１ワ
ードデータ５２が記憶されると、最下位ビット検出部５
はレジスタ　４に記憶された１ワードデータ内にビット
が存在するか否かを検出し、ビットの有無を示す出力信
号６を制御部３４へ出力する。出力信号６が“Ｏ”のと
き、該１ワードデータ中にビットが存在しないので、制
御部３４はアドレス制御部３１に次メモリアドレスをア
クセスするよう指令し、次のクロック信号２に同期して
レジスタ４に記憶される。

第５図（ｂ）に示す１ワードデータ５２がレジスタ　４
に記憶されたとき、該データ中にはビットが存在するの
で出力信号６は“１”となり、該データ中に存在するビ
ットの内、最下位に存在するビットが検出される。１ワ
ードデータ５２の場合、第２ビツト目と第１３ビツト目
にビットが存在しており、まず始めに第２ビツト目が検
出される。そして、該ビットのピット位置情報　７とし
て’００１０”がゲート回路８を介して出力される。こ
のピット位置情報７はアドレス制御部３１がアクセスし
た該１ワードデータのメモリアドレスと共に第６図（ａ
）に示した輪郭点情報”　１００００００００００００
０００００１０″として塗り潰し処理部３３へ送られる
。

一方、エンコーダ９はピット位置情報７に基づいて、該
ピット位置情報で示されるビットのみを“Ｏ″とした１
ワードデータ“１１０１１１１１１１１１１１１１”を
出力する。、論理積回路１０はデコーダ９より出力され
た１ワードデータとレジスタ　４に記憶された１ワード
データの各ビット毎の論理積を求め、１ワードデータ“
０００００００００００００１００”を出力する。

該１ワードデータはセレクタ３によって選択され、次の
クロック信＠２に同期してレジスタ４に記憶される。以
下、同様の動作を行ない最下位ビット検出部５からは第
１３ビツト目を示す’１１０１°′のピット位置情報７
が出力され、第６図（ｂ）に示した輪郭点情報”　１０
００００００００００１１０１″が塗り潰し処理部３３
へ送られる。さらに、“１１０１″のピット位置情報７
に基づいてデコーダ９からは１ワードデータ“”　１１
１１１１１１１１１１１０１１”が出力され、該１ワー
ドデータとレジスタ　４に記憶された１ワードデータ“
０００００００００００００１００”との論理積をとっ
た１ワードデータ“００００００００００００００００
　”が論理積回路１０より出力される。そして、次のク
ロック信号に同期してセレクタ　３を介して該１ワード
データがレジスタ　４に記憶されると、最下位ビット検
出部５からの出力信号６は“ｉ　０　ｎとなり、制御部
３４はアドレス制御部３１に次メモリアドレスのアクセ
スを指令し、新たな１ワードデータに対して同様の動作
を繰り返していく。

尚、上記説明した第３図の実施例では輪郭点情報検出部
３２から出力される輪郭点情報を用いて塗り潰し処理を
行なう場合について説明してきたが、本発明の他の実施
例として前記輪郭点情報をランレングス演算回路に供給
して前記輪郭ビット情報をランレングスデータに変換し
、記憶容量や転送データ吊の減縮を行なったりすること
も可能である。

［発明の効果］ 以上のように、ビットマツプメモリより読み出された１
ワードデータ中に存在するビットの位置を検出するため
に、従来では１ワードデータを構成するビット数に相当
するクロック分の時間を費していたのに対し、本発明で
は１ワードデータ中に存在するビット数に相当するクロ
ック分の時間だけで検出することができるので、高速に
輪郭点情報を得ることができる。

【図面の簡単な説明】

第１図は本発明で用いられる輪郭点情報検出部の一実施
例を示す回路図、第２図は従来の塗り潰し処理を説明す
るための図、第３図は塗り潰し処理を実施する際の一般
的な示すブロック図、第４図は従来用いられてきた輪郭
点情報検出部の一例を示す回路図、第５図乃至第６図は
第３図を説明するための図である。

Claims (1)

1. 【特許請求の範囲】 ビットマップメモリ上に展開した文字、画像の輪郭点ビ
   ット情報から該輪郭点の位置を示す輪郭点情報を求め、
   該輪郭点情報により文字、画像の輪郭内部の塗り漬しを
   行なうようにした文字画像処理方式において、 文字、画像の輪郭点を記憶するビットマップメモリと、 前記ビットマップメモリのアドレスを制御するアドレス
   制御部と、 前記アドレス制御部の指令により前記ビットマップメモ
   リから読み出されたデータと、別途供給されるデータの
   どちらか一方を選択するセレクタと、前記セレクタによ
   つて選択されたデータを記憶するレジスタと、前記レジ
   スタに記憶したデータ中に存在するビット（輪郭点）の
   内、最下位に存在するビットを検出してビット位置情報
   を出力するビット位置検出部と、前記ビット位置情報を
   解読するデコーダと、前記デコーダの解読結果と前記レ
   ジスタに記憶されたデータとの論理積を求める論理積回
   路を有し、前記ビット位置検出部からのビット位置情報
   と前記アドレス制御部のアドレスとで構成した輪郭点情
   報を出力する輪郭点情報検出部と、 前記輪郭点情報に従つて塗り潰しを行なう塗り潰し処理
   部と、 を具備し、 文字、画像の輪郭点を展開したビットマップメモリより
   読み出したデータ中に存在するビットの輪郭点情報を順
   次求め、該輪郭点情報に基づいて塗り潰し処理をするよ
   うにした文字画像処理方式。