JPS6349813Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は電子レジスタの電源回路を遮断する
装置に関する。

〔従来の技術〕

一般に、電子レジスタには累計された売上デー
タを記憶するメモリが備えられており、業務終了
後の精算開始の操作によつて前記メモリ内の全て
の売上データが印字出力もしくは伝送出力され
る。そして売上データの出力が全て完了した後、
特開昭54−15633号公報に示されるように、オペ
レータによつて電源スイツチが切られる。

〔考案が解決しようとする問題点〕

しかるに、電子レジスタの機能充実に伴なつて
前記メモリの容量は増大しており、このメモリの
出力には時間がかかる。このため、オペレータは
精算開始の操作を行なつた後は、売上データの出
力が完了するまで長時間待たされることになる。
そして、オペレータは売上データの出力の完了を
確認して電源スイツチを切る操作を必要としてい
た。また、オペレータが精算開始の操作をして、
電子レジスタをそのまま放置して持ち場を離れた
場合には、オペレータ不在の状態で前記売上デー
タの出力が完了することがあり、オペレータ以外
の者に不正使用される可能性があつた。

また売上データは部門別、担当者別、取引別、
時間帯別等のグループ別に分けられるが、前記グ
ループの中には売上データの出力完了後に電源ス
イツチを切る操作を必要としないものもあつた。
例えば部門別の売上データの出力を店によつては
１日に複数回行う場合があるが、この場合には電
源スイツチを切る必要はない。

本考案の課題は、点検・精算の指定操作に応答
して売上データを出力した後に、売上データのグ
ループに応じて自動的に電源回路を遮断すること
によつて、手動による電源スイツチのOFF操作
を不要にすることである。

〔問題点を解決するための手段〕

第１図を参照して本考案の手段を説明する。電
源回路（実施例の１次電源回路に相当する）１は
電子レジスタに電源を供給するもの。記憶手段
（実施例のメモリ１３に相当する）２は売上デー
タを部門別、担当者別、取引別、時間帯別等のグ
ループ別に記憶するもの。フラグ記憶手段（実施
例のフラグレジスタF₁〜F₅に相当する）３は売
上データを出力した後に自動的に電源を遮断する
か否かを示すフラグデータを各グループ単位に記
憶するもの。出力手段（実施例の印字部１７に相
当する）４はプリンタ等のように売上データを出
力するもの。検出手段（実施例のCPU１１に相
当する）５は各グループの売上データを出力する
毎に前記フラグ記憶手段内の対応するグループの
フラグデータを検出するもの。切換手段（実施例
のスイツチング回路２２に相当する）６は電子レ
ジスタへの電源供給路を遮断するものである。

〔作用〕

第１図において、点検・精算の指定操作に応答
して出力手段４による記憶手段２内の売上データ
がグループ別に出力され、そのグループのフラグ
データが電源遮断を示すものであることが検出手
段５で検出された際には電源回路１から電子レジ
スタへ供給されている電源供給路が切換手段６に
よつて自動的に遮断される。

〔実施例〕

以下、第２図乃至第４図を参照して実施例を説
明する。第２図は電子レジスタのシステム構成を
示す図で、１１は内部にＸレジスタ、Ｙレジスタ
…等の演算用レジスタ及びフラグレジスタF₁〜
F₅を持つCPU（中央処理装置）で、データを転送
する双方向性データバスDB、アドレスを転送す
るアドレスバスAB及びコントロールバスCBを
介して時計回路１２、メモリ１３、Ｉ／Ｏポート
１４に接続されている。上記時計回路１２は現在
時刻データをCLKレジスタに記憶し、１秒毎に
データの更新動作を行ないこの更新動作中にビー
ジー信号BYをCPU１１に送出する。また、メモ
リ１３は各種のグループ別に集計用メモリ領域を
持ち、例えばメモリ領域M₁は部門別集計記憶領
域、メモリ領域M₂は担当者別集計記憶領域、メ
モリ領域M₃は取引別集計記憶領域、メモリ領域
M₄は時間帯別記憶領域に使われる。また、Ｉ／
Ｏポート１４には、キー入力部１５、表示部１
６、印字部１７が接続される。上記キー入力部１
５にはＩ／Ｏポート１４からタイミング信号KP
が与えられており、キー操作が行なわれた場合、
タイミング信号KPがキー操作に応じて選択され、
キー入力信号KIとしてＩ／Ｏポート１４内の入
力バツフアIBへ入力される。また、表示部１６
はＩ／Ｏポート１４からのデジツト信号DG及び
Ｉ／Ｏポート１４の表示用バツフアHBの内容を
デコードしたセグメント信号SGに従つて表示動
作を行う。印字部１７は例えばラインプリンタ
で、印字ドラムの印字位置信号TPをＩ／Ｏポー
ト１４へ送り、またＩ／Ｏポート１４から印字位
置信号TPとＩ／Ｏポート１４の印字用バツフア
PB内のデータとの一致によつて生じたハンマ駆
動信号MDが送られ。レシート用紙並びにジヤー
ナル用紙に印字を行う。

また、２３は電子レジスタへの１次電源の供給
遮断を制御するための手動の電源スイツチであ
り、この電源スイツチング２３のスイツチング出
力はスイツチング回路２２に与えられる。スイツ
チング回路２２は電源スイツチ２３がONのとき
電源ON信号を１次電源回路１８に与える。１次
電源回路１８は電源ON信号が与えられていると
き、１次電源を電圧検出回路１９を介してCPU
１１、時計回路１２及びメモリ１３からなる内部
回路２０ａとＩ／Ｏポート１４、入力部１５、表
示部１６及び印字部１７からなる入出力部にそれ
ぞれ供給される。この電圧検出回路１９は１次電
源回路１８から入力された電源の電圧を検出する
もので、電圧が所定値以上あるとき、即ち電源が
上記内部回路２０ａ及び入出力部２０ｂに供給さ
れているか否かを検出するもので、供給されてい
るときは“１”信号を供給されていないときは
“０”信号を前記CPU１１及び２次電源回路２１
にそれぞれ送出する。そして、この２次電源回路
２１は上記電圧検出回路１９から“０”信号が入
力されている場合内部回路２０ａにバツテリ等の
２次電源から電源を供給する。さらに、前記
CPU１１は上記スイツチング回路２２に電源を
遮断するためのOFF信号ｂを出力する。

次に第３図はメモリ１３の使用状態を示すもの
でアドレス「n_a」番地〜「n_b」番地は部門別集計
記憶領域M₁、アドレス「n_c」番地〜「n_d」番地
は担当者別集計記憶領域M₂、アドレス「n_e」番
地〜「n_f」番地は取引別集計記憶領域M₃、アド
レス「n_g」番地〜「n_h」番地は時間帯別記憶領域
M₄として使用される。

次に、上記のように構成されたこの考案の動作
を説明する。今、業務終了後に精算を行なう場合
について述べる。まず、入力部１５に備えられた
モードスイツチ（図示せず）を精算モードに設定
し部門別精算キー、担当者別精算キー…等の精算
キーを操作すると第４図に示すフロートチヤート
の処理が実行される。この場合、予め精算後に、
電源を自動的にOFFするか否かをセツトする。
即ち、部門別、担当者別、取引別、時間帯別の各
グループに夫々対応して設けられたフラツグレジ
スタF₁〜F₄にその精算が終了したら電源をOFF
する場合に「１」をセツトしておく。

しかして、部門別の売上データを精算するため
の部門別精算キーが操作された場合にはステツプ
S₁で「YES」と判定され、ステツプS₂，S₃に進
みＡレジスタに部門別集計記憶領域M₁の先頭ア
ドレス「n_a」が、Ｂレジスタに部門別集計記憶領
域M₁の最終アドレス「n_b」が記憶される。そし
て、次にステツプS₄に進み部門別精算終了後に電
源をOFFするか否かを示すフラグF₁の内容が判
定される。ステツプS₄においてF₁＝１と判定さ
れるとステツプS₅に進み、フラグF₅に「１」が
設定される。このフラグF₅に「１」が設定され
た場合には精算終了後に電源がOFFされる。次
に、ステツプS₆に進みＸレジスタにＡレジスタの
内容（部門別集計記憶領域M₁の先頭アドレス
「n_a」）が記憶される。そして、ステツプS₇に進み
ＹレジスタにＸレジスタで示されるメモリ１３の
アドレスの内容が記憶され、そして、ステツプS₈
においてこのＹレジスタの内容が印字用バツフア
PBに記憶され、印字部１７においてジヤーナル
用紙に印字される。次に、ステツプS₉に進みＸレ
ジスタの内容とＢレジスタの内容が比較される。
このステツプS₉において「NO」と判定された場
合にはステツプS₁₀に進みＸレジスタに記憶され
ているアドレスが「＋１」されて再度ステツプS₇
以下の処理をＸレジスタとＢレジスタの内容が一
致するまで繰り返す。一方、ＸレジスタとＢレジ
スタとの内容が一致し、上記ステツプS₉において
「YES」と判定されると、ステツプS₁₁に進み再度
ＸレジスタにＡレジスタの内容が記憶され、ステ
ツプS₁₂に進む。ステツプS₁₂においてＸレジスタ
で示されるメモリ１３のアドレス「０」が記憶さ
れ、ステツプS₁₃に進み、Ｘレジスタの内容とＢ
レジスタの内容が比較される。このステツプS₁₃
において「NO」と判定された場合にはステツプ
S₁₄に進みＸレジスタに記憶されるアドレスが
「＋１」されて再度ステツプS₁₂以下の処理をＸレ
ジスタとＢレジスタとの内容が一致するまで繰り
返す。一方、上記ステツプS₁₃において「YES」
と判定されると、ステツプS₁₅に進みフラグレジ
スタF₅が「１」か「０」か判定される。そして、
このステツプS₁₅においてフラグF₅が「１」と判
定されると、ステツプS₁₆に進みフラグF₅に「０」
を記憶する。そして、ステツプS₁₇に進みCPU１
１からスイツチング回路２２に電源OFF信号ｂ
が出力されて、１次電源がOFFされる。

以上述べたように、ステツプS₆〜ステツプS₁₀
において、部門別集計記憶領域M₁の内容がジヤ
ーナルに出力され、ステツプS₁₁〜S₁₄において上
記領域の内容がクリアされる。

しかして、担当者別の売上データを精算するた
めの担当者別精算キーが操作された場合にはステ
ツプS₁₈で「YES」と判定されステツプS₁₉，S₂₀
においてＡレジスタに担当者別集計記憶領域M₂
の先頭アドレス「n_c」が、Ｂレジスタに上記領域
の最終アドレス「n_d」が記憶される。そして、ス
テツプS₂₁に進み担当者別精算終了後に電源を
OFFするか否かを示すフラグF₂の内容が判定さ
れる。以下、ステツプS₅以後の処理は前述した部
門別精算キーが操作された場合と同様であるので
その説明は省略する。

次に、取引別の売上データを精算するための取
引別精算キーが操作された場合にはS₂₂において
「YES」と判定されステツプS₂₃〜S₂₄において、
Ａレジスタに取引別集計記憶領域M₃の先頭アド
レス「n_e」が、Ｂレジスタに上記領域M₃の最終
アドレス「n_f」が記憶される。そして、ステツプ
S₂₃に進み取引精算終了後に電源をOFFするか否
かを示すフラグF₃の内容が判定される。以下、
ステツプS₅以後の処理は前述した部門別精算キー
が操作された場合と同様であるのでその説明は省
略する。

次に、時間帯別の売上データを精算するための
時間帯別精算キーが操作された場合（ステツプ
S₁，S₁₈，S₂₂ですべて「NO」と判定）には、ス
テツプS₂₆〜S₂₇に進みＡレジスタに時間帯別集計
記憶領域M₄の先頭アドレス「n_g」が、Ｂレジス
タに上記領域の最終アドレス「n_h」が記憶され
る。そして、ステツプS₂₈に進み時間帯別精算終
了後に電源をOFFするかを示すフラグF₄の内容
が判定される。以下、ステツプS₅以後の処理は前
記した部門別精算キーが操作された場合と同様で
あるのでその説明は省略する。

このように、上記実施例では各グループの精算
毎に精算終了後電源をOFFするか否かを設定で
きるので、時間が長くかかる精算は終了後、自動
的に電源をOFFして、短いものは精算終了後も
電源をONし続け、直ぐに次の精算に取りかかれ
るようにするという使い方ができ大変便利であ
る。

なお、上記実施例においては精算終了後に自動
的に電源をオフする場合について述べたが、これ
に限らず点検終了後あるいは外部メモリ（磁気テ
ープ、フロツピーデイスク、カセツトメモリ等）
に集計データを出力した後にも同様に実施できる
ことは勿論ある。

〔考案の効果〕

以上詳述したように、点検・精算時に売上デー
タを出力した後に電子レジスタの電源を自動的に
遮断するようにしたので、売上データの出力が完
了するまで電子レジスタを監視している必要は無
く、オペレータの待ち時間を解消できる。更に、
売上データのグループ単位に電源を遮断するか否
かを示すフラグデータを記憶するようにしたの
で、売上データのグループに応じて電源を遮断す
るか否かを適宜設定でき、店の種々の使用形態に
合わせた用い方が可能になる。

【図面の簡単な説明】

第１図は本考案のブロツク図、第２図乃至第４
図は実施例を説明する図であり、第２図は電子レ
ジスタのシステム構成図、第３図はメモリの使用
状態を示す図、第４図はフローチヤートである。 １１……CPU、１３……メモリ、１８……一
次電源回路、２２……スイツチング回路。

Claims (1)

【実用新案登録請求の範囲】
1. 電子レジスタに電源を供給する電源回路と、前
   記電子レジスタ内に設けられ、売上データをグル
   ープ別に記憶する記憶手段と、この記憶手段内の
   売上データを出力した後に自動的に電源を遮断す
   るか否かを示すフラグデータを前記各グループ単
   位に記憶するフラグ記憶手段と、点検・精算の指
   定操作に応答して前記記憶手段内に記憶されてい
   る前記売上データを各グループ別に出力する出力
   手段と、この出力手段によつて前記各グループの
   売上データを出力する毎に前記フラグ記憶手段内
   の対応するグループのフラグデータを検出する検
   出手段と、この検出手段によつて電源遮断を示す
   フラグデータが検出された時に、前記電源回路か
   ら電子レジスタに供給されている電源供給路を自
   動的に遮断する切換手段とを具備してなる電子レ
   ジスタの電源回路遮断装置。