JPH0248939B2

JPH0248939B2 -

Info

Publication number: JPH0248939B2
Application number: JP55119401A
Authority: JP
Inventors: Kunio Yasutake
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1980-08-28
Filing date: 1980-08-28
Publication date: 1990-10-26
Also published as: JPS5743262A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、電子レジスタなどのデータ処理装置
に着脱自在に接続されるカセツトメモリに日付デ
ータの設定を行なう日付データ設定機能付データ
処理装置に関する。

〔従来の技術〕

電子レジスタ等のデータ処理装置にカセツトメ
モリを接続し、売上データを登録操作毎にカセツ
トメモリに分類記憶する技術が特開昭54−54551
号公報に開示されている。このような装置におい
てカセツトメモリに記憶されたデータが何日のデ
ータであるかを明確にするためには、カセツトメ
モリへデータを記憶する前に当日の日付データを
オペレータがキー入力によりプリセツトしなけれ
ばならない。

〔発明が解決しようとする課題〕

しかしながら、カセツトメモリを接続するごと
に日付データをオペレータがプリセツトすること
は面倒であるだけでなく、しばしばプリセツト操
作を忘れてしまう欠点もあつた。

第１の発明の課題は、カセツトメモリがデータ
処理装置に接続された際に、現在日付データを前
記カセツトメモリへ自動的に書き込むようにする
ことである。

第２の発明の課題は、接続されたカセツトメモ
リへデータ入力を開始する際に、現在日付データ
を前記カセツトメモリへ自動的に書き込むように
することである。

〔課題を解決するための手段〕

第１の発明の手段は次の通りである。

現在日付データを記憶する記憶部（時計回路６
等）を備えたデータ処理装置（電子レジスタ等）
と、このデータ処理装置に着脱自在に接続される
カセツトメモリ（カセツトメモリ８等）と、前記
データ処理装置へ前記カセツトメモリが接続され
たことを検出する検出手段（CPU５等および、
このCPU５で処理されるステツプS₂）と、この
検出手段でカセツトメモリが接続されたことが検
出された際に前記現在日付データを前記カセツト
メモリへ書き込む書き込み手段（CPU５等およ
び、このCPU５で処理されるステツプS₄，S₅）
とを備えるものである。

第２の発明の手段は次の通りである。

現在日付データを記憶する記憶部（時計回路６
等）を備えたデータ処理装置（電子レジスタ等）
と、このデータ処理装置に着脱自在に接続される
カセツトメモリ（カセツトメモリ８等）と、前記
データ処理装置にデータが入力されたことを検出
する第１の検出手段（CPU５等および、この
CPU５で処理されるステツプS₁₂）と、前記デー
タ処理装置へ前記カセツトメモリが接続されたこ
とを検出する第２の検出手段（CPU５等および、
このCPU５で処理されるステツプS₁₄）と、前記
第１の検出手段でデータが入力されたことが検出
され、かつ前記第２の検出手段でカセツトメモリ
が接続されたことが検出された際に、前記現在日
付データを前記カセツトメモリへ書き込む書き込
み手段（CPU５等および、このCPU５で処理さ
れるステツプS₁₆，S₁₇）とを備えるものである。

なお、カツコ内の符号は上記手段が実施例にお
いては、どのように実現されたかを明瞭にするた
めに参考に付加したものである。

〔作用〕

第１の発明の手段の作用は次の通りである。

着脱自在に接続されるカセツトメモリが現在日
付データを記憶する記憶部を備えたデータ処理装
置に接続されると、カセツトメモリが接続された
ことが検出手段で検出される。そして、前記検出
手段でカセツトメモリが接続されたことが検出さ
れた際に、前記現在日付データが書き込み手段に
よつて前記カセツトメモリへ書き込まれる。

したがつて、カセツトメモリへ当日の日付をオ
ペレータがプリセツトする面倒および日付設定を
忘れてしまうおそれを解消することができる。

第２の発明の手段の作用は次の通りである。

現在日付データを記憶する記憶部を備えたデー
タ処理装置にデータが入力されると、データが入
力されたことが第１の検出手段で検出され、また
着脱自在に接続されるカセツトメモリが前記デー
タ処理装置に接続されると、カセツトメモリが接
続されたことが第２の検出手段で検出される。そ
して、前記第１の検出手段でデータが入力された
ことが検出され、かつ、前記第２の検出手段でカ
セツトメモリが接続されたことが検出された際
に、前記現在日付データが書き込み手段によつて
前記カセツトメモリへ書き込まれる。

したがつて、カセツトメモリへデータ入力を開
始した日付をオペレータがプリセツトする面倒お
よび日付設定を忘れてしまうおそれを解消するこ
とができる。

〔実施例〕

以下、実施例を第１図ないし第４図を参照しな
がら説明する。

第１図は電子レジスタの概略システム構成図を
示し、この入力部１には金額キー、部門別キー、
取引別キーなどのほか、「登録」、「点検」、「精算」
などの各モードを指定するモードスイツチが備え
られている。この入力部１にはＩ／Ｏポート２か
らタイミング信号KPが与えられており、入力部
１においてキー操作が行なわれた際にタイミング
信号KPが操作キーに応じて選択され、キー入力
信号KIとしてＩ／Ｏポート２に備えられた入力
バツフアIBに入力される。前記Ｉ／Ｏポート２
内には入力バツフアIBのほかに、表示バツフア
HB、印字バツフアPBが備えられており、そし
て表示バツフアHBは表示部３に、印字バツフア
PBは印字部４にそれぞれ接続されている。

前記表示部３は、Ｉ／Ｏポート２からのデイジ
ツト信号DGおよび表示バツフアHBのデータを
デコードしたセグメント信号SGに従つて金額デ
ータなどを表示する。また、印字部４は、これに
備えられている印字ドラム（図示せず）の印字位
置信号TPをＩ／Ｏポート２に送り、また、Ｉ／
Ｏポート２からは、その内部で印字位置信号TP
と印字バツフアPB内のデータとの一致によつて
生じる印字駆動信号MDを印字部４に送り、金額
データなどを記録紙に印字する。

また、符中５はCPUで、このCPU５にはアド
レスバスAB、データバスDBおよびコントロー
ルバスCBを介してＩ／Ｏポート２、時計回路６
および本体メモリ７が接続され、さらに各バス
AB，DB，CBに対応して端子７₁，７₂，７₃にそ
れぞれ接続されている。さらに、CPU５はライ
ンl₁を介して端子７₄と、ラインl₂を介して端子７
_５と接続されている。そして、前記端子７₁〜７₅
にはカセツトメモリ８が着脱自在に接続され、
CPU５からラインl₁を介して出力された接続信号
は端子７₄，ラインl₃，端子７₅を経由してCPU５
に入力される。そしてCPU５は、各バスAB，
DB，CBを介してＩ／Ｏポート２、本体メモリ７
およびカセツトメモリ８との間においてデータの
授受を行なう。

前記時計回路６は、現在の年、月、日データを
レジスタDATEに、現在の時、分データをレジ
スタCLKに記憶し、１秒ごとにデータの更新動
作を行ない、この更新動作中にビイジイ信号BY
をCPU５に出力する。また、前記本体メモリ７
には売上データが部門別、取引別、責任者別、時
間帯別などに分類されて記憶される。また、前記
カセツトメモリ８には、本体メモリ７に記憶され
たデータが転送されたり、あるいは入力部１から
入力されたデータが記憶される。

次に、第１の実施例の動作について説明する。
いま、電子レジスタの電源をONしたとすると第
２図のフローに従つた動作が実行される。まず、
ステツプS₁の実行において、CPU５のIXレジス
タのインデイクスデータが初期値に設定されると
共にフラグ領域Ｆがクリアされるなど初期設定が
行なわれる。次いでステツプS₂の実行に移り、
CPU５に接続信号が与えられているか否かの判
断が実行され、接続信号有りと判断されるとカセ
ツトメモリ８が端子７₁〜７₅に接続されたものと
みなされてステツプS₃に移る。ステツプS₃の実行
においてフラグ領域Ｆの内容が「１」であるかあ
るいは「０」であるかの判断が実行され、「０」
である場合にはカセツトメモリ８に日付データが
セツトされていないと判断されてステツプS₄に移
る。ステツプS₄の実行において、CPU５のレジ
スタDATEに記憶された年、月、日データがIX
レジスタによつて指定されたカセツトメモリ８の
記憶領域Ｍ（IX）に書き込まれる。次いでステツ
プS₅の実行に移り、IXレジスタの内容が更新さ
れ、CPU５のレジスタCLKに記憶された時、分
データがカセツトメモリ８の記憶領域Ｍ（IX）に
書き込まれる。次いでステツプS₆の実行に移り、
フラグ領域Ｆに日付データのセツトを示す“１”
が記憶され、この後ステツプS₈に移る。なお、前
記ステツプS₂において接続信号が無いと判断され
た場合には、カセツトメモリ８は端子７₁〜７₅に
接続されていないとみなされてステツプS₇に移
る。ステツプS₇の実行においてフラグ領域Ｆに
“０”が書き込まれ、この後ステツプS₈に移る。
また、前記ステツプS₃においてフラグ領域Ｆに日
付データのセツトを示す。“１”が記憶されてい
ると判断された場合にもステツプS₈に移る。

ステツプS₈の実行において、入力バツフアIB
の内容がCPU５のＸレジスタに転送される。次
いでステツプS₉の実行に移り、Ｘレジスタの内容
が「０」であるか否かの判断が実行され、「０」
である場合には入力操作が行なわれていないとみ
なされてステツプS₂に戻り、否と判断されるとス
テツプS₁₀に移る。ステツプS₁₀の実行においてＸ
レジスタ内のキーコードに従つた処理動作が実行
され、この後ステツプS₂に戻る。

しかして、カセツトメモリ８を端子７₁〜７₅に
接続して電源をONした際に、あるいは電源を
ONした後、カセツトメモリ８を接続した際に現
在の日付データが自動的にカセツトメモリ８に転
送される。

第３図は、第２実施例を示し、カセツトメモリ
８が端子７₁〜７₅に接続された後の最初の入力操
作が行なわれた際に現在の日付データが自動的に
書き込まれる場合のフローを示したものである。
すなわち、ステツプS₁₁において初期値設定が行
なわれた後ステツプS₁₂に移り、入力バツフアIB
の内容がＸレジスタに書き込まれる。次いでステ
ツプS₁₃においてＸレジスタの内容が「０」であ
るか否かが判断され、YESと判断されるとステ
ツプS₁₂に戻り、否と判断されるとキー入力が行
なわれたと判断されてステツプS₁₄に移る。ステ
ツプS₁₄の実行において、接続信号が有るか否か
の判断が実行され、有ると判断されるとカセツト
メモリ８が接続されているからステツプ₁₅に移
る。ステツプS₁₅においてフラグ領域Ｆの内容が
「０」の場合にはステツプS₁₆，S₁₇が順次実行さ
れてカセツトメモリ８の記憶領域Ｍ（IX）に日
付、時刻データが書き込まれ、次いでステツプ
S₁₈に移りフラグ領域Ｆに“１”がセツトされ、
この後ステツプS₂₀に移る。なお、前記ステツプ
S₁₄において接続信号が無い場合にはステツプS₁₉
に移り、フラグ領域Ｆに“０”が書き込まれた
後、ステツプS₂₀に移る。また、前記ステツプS₁₅
においてカセツトメモリ８に日付が設定され、す
でにフラグ領域Ｆに“１”が書き込まれている場
合にもステツプS₂₀に移る。ステツプS₂₀の実行に
おいてＸレジスタ内のキーコードに応じた処理が
実行された後ステツプS₁₂に戻る。

前述のようにしてカセツトメモリ８が端子７₁
〜７₅に接続されて現在日付が自動的に書き込ま
れた後、カセツトメモリ８には入力部１のキー操
作に応じたキーコードが順次記憶され、さらに最
後の顧客の登録終了時にはENDコードが記憶
される。次に、モードスイツチを「精算」モード
に指定した後、現金／預かりキーを操作すると、
第４図のフローに従つてカセツトメモリ８の精算
動作が実行される。

すなわち、ステツプS₂₁の実行において、IXレ
ジスタの内容が初期値に設定され、この結果、カ
セツトメモリ８を指定するアドレスのイニシヤル
セツトが行なわれる。次いでステツプS₂₂の実行
に移り、IXレジスタの内容が書き替えられアド
レス更新が行なわれる。次いでステツプS₂₃の実
行に移り、IXレジスタによつて指定されたカセ
ツトメモリ８の記憶領域に記憶されたキーコード
の読み出しが行なわれる。次いでステツプS₂₄の
実行に移り、カセツトメモリ８から読み出された
キーコードがENDコードであるか否かの判断
が実行され、否と判断されるとステツプS₂₅に移
る。ステツプS₂₅の実行において、読み出された
キーコードに応じたコード別演算が実行される。
次いでステツプS₂₆の実行に移り、読み出された
売上データの小計加算が実行され、小計データが
求められる。次いでステツプS₂₇の実行に移り、
算出された小計データが部門別、取引別、責任者
別、時間帯別に分類され、各分類された合計デー
タは本体メモリ７の所定の記憶領域に記憶され
る。次いでステツプS₂₈の実行に移り、カセツト
メモリ８から読み出されたキーコードが一顧客分
の登録終了時に操作される終了キーコードである
か否かの判断が実行され、否と判断されるとステ
ツプS₂₂に戻り、YESと判断されるとステツプS₂₉
に移る。ステツプS₂₉の実行において、部門デー
タは部門番号順に並べ変えられ、同一分類のもの
は金額データが大から小へと並べ変えられるなど
一顧客分のデータが必要に応じて編集され、この
編集データはカセツトメモリ８の空領域に記憶さ
れる。次いでステツプS₃₀の実行に移り、カセツ
トメモリ８に記憶された編集データが印字バツフ
アPBに転送され、印字部４において印字された
後、ステツプS₂₂に戻る。

前記ステツプS₂₄において、カセツトメモリ８
から読み出されたキーコードがENDコードで
あると判断された場合にはステツプS₃₁に移る。
ステツプS₃₁の実行において、本体メモリ７に記
憶された分類データの合計印字が行なわれる。次
いでステツプS₃₂の実行に移り、カセツトメモリ
８に記憶された合計データがクリアされる。次い
でステツプS₃₃の実行に移り、IXレジスタの内容
が初期値に設定され、この結果、カセツトメモリ
８のアドレスがイニシヤルセツトされる。次いで
ステツプS₃₄の実行に移り、時計回路６のレジス
タDATEに記憶された日付データが読み出され、
カセツトメモリ８の記憶領域Ｍ（IX）に書き込ま
れ、さらにIXレジスタが更新されてDAコードが
書き込まれる。次いでステツプS₃₅の実行に移り、
レジスタCLKに記憶された時刻データが読み出
され、カセツトメモリ８の記憶領域Ｍ（IX）に書
き込まれ、次いでTMコードが書き込まれる。
次いでステツプS₃₆の実行に移り、ENDコー
ドが次の記憶領域Ｍ（IX）に書き込まれ、精算動
作を終了する。このように精算動作が実行される
ごとにカセツトメモリ８には日付データが新たに
設定される。

なお、日付データをカセツトメモリ８に設定す
る設定時期は、精算後の最初の入力操作あるいは
電源ON後の最初の入力操作時でも実施すること
ができる。

また、時計回路６のレジスタDATEに記憶さ
れた日付データの更新時を検出し、この更新時に
更新された日付をカセツトメモリ８に設定しても
よく、このように実施した場合には、カセツトメ
モリ８を長期間接続した状態で放置しても常時現
在の日付データが自動的に設定されることになる
から大変便利である。

〔発明の効果〕第１の発明によれば、カセツトメモリに当日の
日付が自動的に設定されるため、カセツトメモリ
へ当日の日付をオペレータがプリセツトする面倒
がなくなる。また、日付設定を忘れてしまうおそ
れを解消することができる。さらに、カセツトメ
モリに記憶されたデータに対応して日付データが
記憶されるため、データの日付が明確なものとな
り、集計データとして有効なものとなる。

第２の発明によれば、データの入力を開始した
際に日付データを設定するため、設定された日付
データはより正確なものとなり、集計データとし
て有効なものとなる。

【図面の簡単な説明】

第１図はこの発明の実施例を示す概略システム
構成図、第２図は第１実施例にかかるフローチヤ
ート、第３図は第２実施例にかかるフローチヤー
ト、第４図は精算時に実行されるフローチヤート
である。５……CPU、６……時計回路、７……本体メ
モリ、８……カセツトメモリ。

Claims

【特許請求の範囲】１現在日付データを記憶する記憶部を備えたデ
ータ処理装置と、このデータ処理装置に着脱自在
に接続されるカセツトメモリと、前記データ処理
装置に前記カセツトメモリが接続されたことを検
出する検出手段と、この検出手段でカセツトメモ
リが接続されたことが検出された際に、前記現在
日付データを前記カセツトメモリへ書き込む書き
込み手段とを備えることを特徴とする日付データ
設定機能付データ処理装置。２現在日付データを記憶する記憶部を備えたデ
ータ処理装置と、このデータ処理装置に着脱自在
に接続されるカセツトメモリと、前記データ処理
装置にデータが入力されたことを検出する第１の
検出手段と、前記データ処理装置に前記カセツト
メモリが接続されたことを検出する第２の検出手
段と、前記第１の検出手段でデータが入力された
ことが検出され、かつ前記第２の検出手段でカセ
ツトメモリが接続されたことが検出された際に、
前記現在日付データを前記カセツトメモリへ書き
込む書き込み手段とを備えることを特徴とする日
付データ設定機能付データ処理装置。