JPS634968A - サ−マルヘツド駆動回路 - Google Patents
サ−マルヘツド駆動回路Info
- Publication number
- JPS634968A JPS634968A JP61150358A JP15035886A JPS634968A JP S634968 A JPS634968 A JP S634968A JP 61150358 A JP61150358 A JP 61150358A JP 15035886 A JP15035886 A JP 15035886A JP S634968 A JPS634968 A JP S634968A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reset
- predetermined period
- circuit
- thermal head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010438 heat treatment Methods 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/375—Protection arrangements against overheating
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はサーマルヘッド駆動回路に関し、特にビットシ
リアルに入力される画信号を直並列変換しサーマルヘッ
ドの複数の印字素子を駆動するサーマルヘッド駆動回路
に関する。
リアルに入力される画信号を直並列変換しサーマルヘッ
ドの複数の印字素子を駆動するサーマルヘッド駆動回路
に関する。
従来、この種のサーマルヘッド駆動回路は、第２図に示
すように、ビットシリアルに入力される画信号ＩＮを直
並列変換しサーマルヘッドの複数の印字素子をそれぞれ
駆動するための信号Ｑ１〜Ｑｎを出力するシフＩ・レジ
スタ１と、これら出力信号Ｑ＋〜Ｑ、をそれぞれ保持す
るラッチ回路Ｌ′１〜Ｌ′。と、これらラッチ回路Ｌ′
ｌ〜Ｌ′ｏの出力信号を１ブロツクに少なくとも一つ持
つｍ組のブロックに分け、これらブロックごとに所定周
期の間（−本のラインを印字する周期の定められた期間
）に順次、ゲート信号Ｓ、〜Ｓ。
すように、ビットシリアルに入力される画信号ＩＮを直
並列変換しサーマルヘッドの複数の印字素子をそれぞれ
駆動するための信号Ｑ１〜Ｑｎを出力するシフＩ・レジ
スタ１と、これら出力信号Ｑ＋〜Ｑ、をそれぞれ保持す
るラッチ回路Ｌ′１〜Ｌ′。と、これらラッチ回路Ｌ′
ｌ〜Ｌ′ｏの出力信号を１ブロツクに少なくとも一つ持
つｍ組のブロックに分け、これらブロックごとに所定周
期の間（−本のラインを印字する周期の定められた期間
）に順次、ゲート信号Ｓ、〜Ｓ。
により各ラッチ回路Ｌ’ｌ〜Ｌ′ｏからの出力信号をそ
れぞれ伝達するｍ組のゲート回路ＧＴ、〜ＧＴ、と、こ
れらゲート回路ＧＴＩ〜ＧＴ、の出力信号で制御され駆
動信号Ｄ１〜Ｄ、をそれぞれ出力する出力回路ＴＲ，〜
Ｔ、Ｒ，とを有する構成となっていた。
れぞれ伝達するｍ組のゲート回路ＧＴ、〜ＧＴ、と、こ
れらゲート回路ＧＴＩ〜ＧＴ、の出力信号で制御され駆
動信号Ｄ１〜Ｄ、をそれぞれ出力する出力回路ＴＲ，〜
Ｔ、Ｒ，とを有する構成となっていた。
上述した従来のサーマルヘッド駆動回路は、ラッチ回路
Ｌ′ｌ〜Ｌ′。がリセットされない構成となっているの
で、黒のデータを印字した後はラッチ回路Ｌ′ｌ〜Ｌ′
。の中に黒のデータが保存されている。この黒のデータ
は、次の白のデータがくるまでラッチ回路Ｌ′１〜Ｌ′
ｏ内に保持されたままとなり、この状態で何らかの異常
によりゲート信号８１〜Ｓ、の入力端子に異常信号が入
力されると、印字素子の発熱抵抗体に電流が流れる。こ
の異常信号は制御された状態でないので、発熱抵抗体の
最大定格を越えるようなパルス幅になることがあり、こ
の時には発熱抵抗体が破壊されるという問題点があった
。
Ｌ′ｌ〜Ｌ′。がリセットされない構成となっているの
で、黒のデータを印字した後はラッチ回路Ｌ′ｌ〜Ｌ′
。の中に黒のデータが保存されている。この黒のデータ
は、次の白のデータがくるまでラッチ回路Ｌ′１〜Ｌ′
ｏ内に保持されたままとなり、この状態で何らかの異常
によりゲート信号８１〜Ｓ、の入力端子に異常信号が入
力されると、印字素子の発熱抵抗体に電流が流れる。こ
の異常信号は制御された状態でないので、発熱抵抗体の
最大定格を越えるようなパルス幅になることがあり、こ
の時には発熱抵抗体が破壊されるという問題点があった
。
また、発熱抵抗体が破壊に至らないまでも、サーマルヘ
ッドの寿命を著しく短かくするという問題点があった。
ッドの寿命を著しく短かくするという問題点があった。
本発明の目的は、ゲート信号の入力端子に異常信号が入
力されたときに発熱抵抗体に電流が流れること阻止し、
発熱抵抗体の破壊を防止し、サーマルヘッドの寿命を長
くすることのできるサーマルヘッド駆動回路を提供する
ことにある。
力されたときに発熱抵抗体に電流が流れること阻止し、
発熱抵抗体の破壊を防止し、サーマルヘッドの寿命を長
くすることのできるサーマルヘッド駆動回路を提供する
ことにある。
本発明のサーマルヘッド駆動回路は、ビットシリアルに
入力される画信号を直並列変換してサーマルヘッドの複
数の印字素子をそれぞれ駆動するための複数の信号を出
力するシフトレジスタ回路と、このシフトレジスタ回路
の各出力信号をそれぞれ一時保持する複数のラッチ回路
と、これらラッチ回路の出力信号を少なくとも一つ持つ
複数組のブロックに分け、所定周期の間にこれらブロッ
クごとのグー１〜信号により順次、前記各ラッチ回路か
らの出力信号をそれぞれ伝達する前記各ブロックに対応
した複数組のゲート回路とを有するサーマルヘッド駆動
回路において、前記各ラッチ回路をリセット信号の入力
によりそれぞれリセットされるリセット端子付ラッチ回
路とし、前記所定周期の最後のゲート信号を入力して所
定時間経過後前記リセット信号を出力し前記所定゛周期
の最初のゲート信号を入力して初期化されるタイマ回路
を設けて構成される。
入力される画信号を直並列変換してサーマルヘッドの複
数の印字素子をそれぞれ駆動するための複数の信号を出
力するシフトレジスタ回路と、このシフトレジスタ回路
の各出力信号をそれぞれ一時保持する複数のラッチ回路
と、これらラッチ回路の出力信号を少なくとも一つ持つ
複数組のブロックに分け、所定周期の間にこれらブロッ
クごとのグー１〜信号により順次、前記各ラッチ回路か
らの出力信号をそれぞれ伝達する前記各ブロックに対応
した複数組のゲート回路とを有するサーマルヘッド駆動
回路において、前記各ラッチ回路をリセット信号の入力
によりそれぞれリセットされるリセット端子付ラッチ回
路とし、前記所定周期の最後のゲート信号を入力して所
定時間経過後前記リセット信号を出力し前記所定゛周期
の最初のゲート信号を入力して初期化されるタイマ回路
を設けて構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。
画信号ＩＮは、シフトクロックＣＫによりシフトレジス
タ１内を伝達され直並列変換されてサーマルヘッドの印
字素子を駆動するための信号Ｑ１〜Ｑゎとして出力され
、ラッチパルス信号ＬＣによりラッチ回路Ｌ１〜しわに
一時保持される。
タ１内を伝達され直並列変換されてサーマルヘッドの印
字素子を駆動するための信号Ｑ１〜Ｑゎとして出力され
、ラッチパルス信号ＬＣによりラッチ回路Ｌ１〜しわに
一時保持される。
＝５−
ラッチ回路Ｌ１〜Ｌ、の出力信号は、ゲート回路ＧＴ１
〜ＧＴ−のそれぞれに対し所定周期の間に順次入力され
るゲート信号Ｓ１〜Ｓ、とゲート素子Ｇ１〜Ｇ、により
論理積がとられ、出力回路ＴＲＩ〜ＴＲアを制御する。
〜ＧＴ−のそれぞれに対し所定周期の間に順次入力され
るゲート信号Ｓ１〜Ｓ、とゲート素子Ｇ１〜Ｇ、により
論理積がとられ、出力回路ＴＲＩ〜ＴＲアを制御する。
所定周期の最後のゲート信号Ｓ、はタイマ回路２のスタ
ート信号ＳＴの入力端子に入力され、所定周期の最初あ
ゲート信号Ｓ１はタイマ回路２のストップ信号ＳＰの入
力端子に入力される。また、タイマ回路２の出力信号、
即ちリセット信号Ｒ８はラッチ回路り皇〜Ｌ、のリセッ
ト端子に入力される。
ート信号ＳＴの入力端子に入力され、所定周期の最初あ
ゲート信号Ｓ１はタイマ回路２のストップ信号ＳＰの入
力端子に入力される。また、タイマ回路２の出力信号、
即ちリセット信号Ｒ８はラッチ回路り皇〜Ｌ、のリセッ
ト端子に入力される。
所定周期の最後のゲート信号Ｓ、が入力されるとタイマ
回路２が計数を開始し、印字が終了して一定時間経過し
た後にリセット信号Ｒ８が出力されラッチ回路Ｌ１〜Ｌ
、がリセットされる。またタイマ回路２の計数動作は、
次のラインの印字が始まる最初のゲート信号Ｓ１により
初期化される構成となっている。
回路２が計数を開始し、印字が終了して一定時間経過し
た後にリセット信号Ｒ８が出力されラッチ回路Ｌ１〜Ｌ
、がリセットされる。またタイマ回路２の計数動作は、
次のラインの印字が始まる最初のゲート信号Ｓ１により
初期化される構成となっている。
従って、１ラインの印字終了後にラッチ回路＝６−
Ｌ１〜Ｌ、に保持されているデータはクリアされるので
、誤動作等によりゲート信号８１〜Ｓ、の入力端子に異
常信号が入力されても出力回路ＴＲ，〜ＴＲ，から発熱
抵抗体へ流れる電流は阻止される。
、誤動作等によりゲート信号８１〜Ｓ、の入力端子に異
常信号が入力されても出力回路ＴＲ，〜ＴＲ，から発熱
抵抗体へ流れる電流は阻止される。
し発明の効果〕
以上説明したように本発明は、１ラインの印字終了後に
ラッチ回路に保持されているデータをクリアすることに
より、ゲート信号の入力端子に異常信号が入力されても
発熱抵抗体に電流が流れることがないので、発熱抵抗体
の破壊を防止することができ、サーマルヘッドの寿命を
長くすることができる効果がある。
ラッチ回路に保持されているデータをクリアすることに
より、ゲート信号の入力端子に異常信号が入力されても
発熱抵抗体に電流が流れることがないので、発熱抵抗体
の破壊を防止することができ、サーマルヘッドの寿命を
長くすることができる効果がある。
第１図は本発明のサーマルヘッド駆動回路の一実施例を
示すブロック図、第２図は従来のサーマルヘッド駆動回
路の一例を示すブロック図である。 ■・・・シフトレジスタ、２・・・タイマ回路、ＧＴ。 〜ＧＴ、・・・ゲート回路、Ｌ１〜Ｌ、、Ｌ′、〜Ｌ′
。・・・ラッチ回路、ＴＲ１〜ＴＲ，・・・出力回路。
示すブロック図、第２図は従来のサーマルヘッド駆動回
路の一例を示すブロック図である。 ■・・・シフトレジスタ、２・・・タイマ回路、ＧＴ。 〜ＧＴ、・・・ゲート回路、Ｌ１〜Ｌ、、Ｌ′、〜Ｌ′
。・・・ラッチ回路、ＴＲ１〜ＴＲ，・・・出力回路。
Claims (1)
- ビットシリアルに入力される画信号を直並列変換してサ
ーマルヘッドの複数の印字素子をそれぞれ駆動するため
の複数の信号を出力するシフトレジスタ回路と、このシ
フトレジスタ回路の各出力信号をそれぞれ一時保持する
複数のラッチ回路と、これらラッチ回路の出力信号を少
なくとも一つ持つ複数組のブロックに分け、所定周期の
間にこれらブロックごとのゲート信号により順次、前記
各ラッチ回路からの出力信号をそれぞれ伝達する前記各
ブロックに対応した複数組のゲート回路とを有するサー
マルヘッド駆動回路において、前記各ラッチ回路をリセ
ット信号の入力によりそれぞれリセットされるリセット
端子付ラッチ回路とし、前記所定周期の最後のゲート信
号を入力して所定時間経過後前記リセット信号を出力し
前記所定周期の最初のゲート信号を入力して初期化され
るタイマ回路を設けたことを特徴とするサーマルヘッド
駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150358A JPS634968A (ja) | 1986-06-25 | 1986-06-25 | サ−マルヘツド駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150358A JPS634968A (ja) | 1986-06-25 | 1986-06-25 | サ−マルヘツド駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS634968A true JPS634968A (ja) | 1988-01-09 |
Family
ID=15495241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61150358A Pending JPS634968A (ja) | 1986-06-25 | 1986-06-25 | サ−マルヘツド駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS634968A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01153946U (ja) * | 1988-04-01 | 1989-10-24 | ||
| JP2007331179A (ja) * | 2006-06-13 | 2007-12-27 | Fujitsu Component Ltd | 記録装置及びその保護方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62227766A (ja) * | 1986-03-31 | 1987-10-06 | Fujitsu Ltd | 熱転写プリンタのヘツド保護回路 |
-
1986
- 1986-06-25 JP JP61150358A patent/JPS634968A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62227766A (ja) * | 1986-03-31 | 1987-10-06 | Fujitsu Ltd | 熱転写プリンタのヘツド保護回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01153946U (ja) * | 1988-04-01 | 1989-10-24 | ||
| JP2501108Y2 (ja) * | 1988-04-01 | 1996-06-12 | ブラザー工業株式会社 | 感熱記録装置 |
| JP2007331179A (ja) * | 2006-06-13 | 2007-12-27 | Fujitsu Component Ltd | 記録装置及びその保護方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0775893B2 (ja) | プリンタ用の記録制御装置 | |
| JPS634968A (ja) | サ−マルヘツド駆動回路 | |
| JPS5881183A (ja) | サ−マルヘツド駆動方法 | |
| JP3062314B2 (ja) | 印字素子駆動回路装置及び印字装置 | |
| JPS6259461A (ja) | バイポ−ラ型イメ−ジセンサ集積回路 | |
| JP2698224B2 (ja) | サーマルヘッド | |
| JPH0376659A (ja) | サーマルヘッドプリンタ | |
| JPS5812777A (ja) | サーマルヘッド駆動装置 | |
| JPH0434864B2 (ja) | ||
| JPH0313077B2 (ja) | ||
| SU1275455A2 (ru) | Устройство дл управлени выводом данных в старт-стопном режиме | |
| SU732874A1 (ru) | Устройство дл контрол регистра | |
| JPS62130495A (ja) | 複数センサの制御方法 | |
| SU1338035A1 (ru) | Устройство дл контрол серий импульсов | |
| JPH04119045A (ja) | 調歩同期式データ転送におけるデータ補償方式 | |
| JPH0223411Y2 (ja) | ||
| SU1644168A1 (ru) | Самодиагностируемое парафазное асинхронное логическое устройство | |
| SU1336254A1 (ru) | Система дл исправлени ошибок при передаче N-разр дных кодовых слов | |
| RU2079878C1 (ru) | Имитатор канала | |
| SU1037234A1 (ru) | Устройство дл ввода информации | |
| JPS63267570A (ja) | サ−マルヘツドの保護回路 | |
| JPH02172761A (ja) | サーマルヘッド | |
| JPH02214673A (ja) | 熱履歴制御ｌｓｉ | |
| JPH03133663A (ja) | サーマルヘッド駆動装置 | |
| JPH02220298A (ja) | シフトレジスタ回路 |