Изобретение относитс к вычислительной технике и может быть использовано при проектировании цифровых устройств. Известно устройство дл контрол микропрограммного автомата, содержащее элементы И, ИЛИ, НЕ, которое может быть использовано дл контрол регистра fl. Недостатком указанного устройства вл етс мала эффективность контрол работающих схем. Кроме того, в устройстве результат контрол представл етс в обобщенном виде (работает или не работает устройство), без указани на конкретный вид отказа. Наиболее близким техническим к данному изобретению вл етс устройство дл контрол регистра, содержащее группу элементов И, элементы И, НЕ, триггеры, первый элемент ИЛИ; выход которого соединен с нулевым входом первого триггера, единичный выход которого соединен с первым входом первого элемента И, выход первого элемента И соединен с нулевым входом второго триггера, выход которого шл етс первым выходом устройст- ва 2. Однако данное устройство обеспечивает контроль работы лишь по совокупности заранее известных сигналов, что не всегда возможно. Кроме того, в устройстве результат контрол определ ет правильную или неправильную работу без конкретизации вида неисправности. Дель изобретени - повышение эффективности контрол . Поставленна цепь достигаетс тем, что в устройство введены второй элемент ИЛИ и два элемента задержки, причем нулевой и единичный входы контролируемого регистра вл етс соответственно первым и вторым входами устройства, единичные входы разр дов контролируемого регистра соединены со входами первого элемента ИЛИ, нулевые входы разр дов контролируемого регистра соединены со входами второго элемента ИЛИ выход которого соединен с нулевым входом третьего триггера, нулевые выходы разр дов контролируемого регистра соединены со входами второго элемента И, выход которого через после- овательно соединенные первый элемент НЕ и первый элемент задержки соединен со вторым входом первого элемента И, третий вход первого элемента И вл етс третьим входом устройства, единичный вход первого триггера вл етс четверты входом устройства единичные выходы раз р дов контролируемого регистра соедине- ны соответственно с первыми входами эл ментов И группы, вторые входы которых вл ютс группой входов устройства, а выходы соединены со входами третьего элемента И, выход которого через соединенные последовательно второй элемент НЕ и второй элемент задержки соединены с первым входом п того элемента И, едини ный выход первого триггера соединен с первым входом шестого элемента И, вто- рой вход которого Соединен с единичныгу выходом четветого триггера, а третий вход вл етс п тым входом устройства, единичный вход четвертого триггера вл етс шестым входом устройства, выход шестого элемента И через третий элемен НЕ соединен с единичным входом третьего триггера, единичный выход которого соединен со вторым входом элемента И, третий вход п того элемента И вл етс седьмым входом устройства, выход п того элемента И соединен с единичным вхо дом п того триггера, выход которого вл етс вторым выходом y9frpoйcтвa. На чертеже приведена функциональтш схема устройства. Схема устройства содержит регистр 1, выходы разр дов которого соединены со вхо дами элемента И 2 и через группу элементов И 3 со входами элемента И 4. Входы регистра 1 вл ютс входами устройства и соединены со входами элементов ИЛИ 5 и ИЛИ 6. Вторые входы группы элементов И 3 вл ютс группой входов устройства. Выходы элементов И .2 и 4 соответственно соединены с элементами НЕ 7 и 8 и далее через элементы задержки 9 и 10 с элементами И 11 и И 12. Оба элемента И 11 и 12 своими выходами соединены с триггерами 13 и 14.Кроме того, в состав устройства входит триггер 15, соединенный выходом со входом элемента И 16 и далее через элемент НЕ 17 со вхо- 55 дом триггера 18 и предназначенный дл разрешени контрол по . В устройство входит также триггер 19 дл разрешени контрол по О. Триггеры 18 и 19 соединены своими выходами со входами соответственно элементов И 12 и 11. Устройство работает следующим образом . Разр ды контролируемого регистра 1 в произвольные моменты наход тс в положении О или каждый, причем каждый разр д имеет раздельные входы по I и О, кроме того, в регистре есть общие установы и О Контроль правильности срабатывани регистра осуществл етс в тот момент, когда все разр ды регистра наход тс одновременно в положении О, Дл подключены устройства к контролируемому регистру не чаще одного раза в определенный отрезок времени используетс триггер 15, на единичный вход которого поступает импульс метки времени (например О,1 Г , если требуетс производить контроль не чаще одного раза в 10 с). Единичный выход триггера 15, соединенный с одним из входов элемента И 16, после поступлени метки времени позвол ет проход через элемент И 16 импульса начала контрол , поступающего на вход элемента И 16, при условии, что на вход элемента И 16, соединенный с единичным выходом триггера 19, подан разрешающий сигнал, который образуетс при поступлении на единичный вход триггера 19 импульса сброса перед началом контрол . Импульс начала контрол , пройд через элемент И 16 и элемент НЕ 17, переводит в единичное состо ние триггер 18. Тем самым подаетс разрешающий потенциал на один из входов элемента И 12. В следующий момент все разр ды регистра устанавливаютс в единичное состо ние по обшей щине установа 1 (У 1). Если все разр ды регистра правильно перешли в единичное состо ние, то на выходе элемента И 4, соединенного своими входами через группу элементов И 3 с единичными выходами разр дов регистра 1, образуетс потенциал, который, пройд через элемент НЕ 7 и элемент задержки 10, поCTjnaeT на второй вход элемента И 12, после чего на вход элемента И 12 поступает анализирующий импульс, провер ющий правшьность установа регистра в 1. Если все разр ды регистра 1 сработали правильно , то анализирующий импульс не проходит через элемент И 12, а если хот бы один из разр дов регистра 1 не сработал , то анализирующий импульс проходит через элемент И 12 и переключает гер 14, на единичном вьсходе которого 573 по вл етс потевдиал, сообщающий о неис правности регистра при переходе от О к . Если во врем контрол по на нулевой вход любого разр да регистра 1 приходит одна или более 1 по раздельным входам, то данна единица проходит через элемент ИЛИ 5 и сбрасывает триггер 18, При этом контроль прекращаетс и вес регистр 1 устанавливаетс в О по входу общего установа О. Если во врем контрол регистра 1 на единичный вход любого разр да приходит одна или более единиц по раздельным входам, то данна единица не останавливает контрол , а дл того, чтобы она не потер лась, длительность импульсоВ| единиц, поступающих по раздельным входам, должна быть в несколько раз больше во времени, необходимом дл прекращени контрол и перевода регистра в О. Описанна проверка правильности сраб тывани регистра 1 производитс при наличии на вторых входах группы элементов И 3 разрешающих потенциалов. Эта группа входов устройства может использовать с дл одновременного контрол двух регистров , если оба эти регистра одновреме но наход тс в единичном состо нии. Аналогично производитс контроль пра вильности срабатывани разр дов регистра 1 при переходе от к О и аналогично прекращаетс при поступлении импульса 1 по одному или более из раздельных единичных входов разр дов регистра 1 с помощью триггера 19, Резуль таты неправильного срабатывани разр дов регистра в 1 при переходе из в О по вл ютс в виде сигнала на единичном выходе триггера 13 после поступ лени анализирующего импульса на вход элемента И 11, Положительный эффект от использован изобретени обусловлен наличием раздель ных узлов, контролирующих правильность срабатывани регистра по О и 1, что позвол ет уточнить вид неисправности в отличие от известньк устройств. изобретени Формула Устройство дл контрол регистра, содержащее группу элементов И, элементы И и НЕ, триггеры, первый элемент ИЛИ, выход которого соединен с нулевым входом первого триггера единичный выход к торого соединен с первым входом первог элемента И, выход первого элемента И 4 соединен с нулевым входом второго триггера , выход которого вл етс первым выходом устройства, от л и чающеес тем, что, с целью повышени эффективности контрол в устройство введены второй элемент ИЛИ и два элемента задержки, причем нулевой и единичный входы контролируемого регистра вл ютс соответственно первым и вторым входами устройства, единичные входы разр дов контролируемого регистра соединены со входами первого элемента ИЛИ, нулевые входы разр дов контролируемого регистра соединены со входами второго элемента ИЛИ, выход которого соединен с нулевым входом третьего триггера, нулевые выходы разр дов контролируемого регистра соединены со входами второго элемента И, выход которого через последовательно соединенные первый элемент НЕ и первый элемент задержки соединен со вторым входом первого элемента И, третий вход первого элемента И вл етс третьим входом устройства , единичный вход первого триггера вл етс четвертым входом устройства, единичные выходы разр дов контролируемого регистра соединены соответственно с первыми входами элементов И группы, вторые входы которых вл ютс группой входов устройства, а выходы соединены со входами третьего элемента И, выход которого через соединенные последовательно второй элемент НЕ и второй элемент задержки соединены с первым входом п того элемента И, единичный выход первого триггера соединен с первым входом шестого элемента И, второй вход которого соединен с единичным выходом четвертого триггера, а третий вход вл етс п тым входом устройства, единичный вход четвертого триггера вл етс шестым входом устройства, выход шестого элемента И через третий элемент НЕ соединен с единичным входом третьего триггера, единичный выход которого соединен со вторым входом п того элемента И, третий вход п того элемента И вл етс седьмым входом устройства, выход п того элема1та И соединен с единичным входом п того триггера, выход которого вл етс вторым выходом устройства. Источники инфомации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 357564, кл, Q 06 F 11/О8, 197О, 2,Авторское свидетельство СССР № 357563, кл. G 06 F 11/10, 1970 (прототип).