JPS6348982A - 画像出力装置のシエ−デイング補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 未発ｌＪ１は画像出力装置、とくにその出力映像のシェ
ーディングを補正する装置に関する。

背景技手鰐 たとえば、ビデオフロッピーに記録された映像信号を読
み出して陰極線管（ＣＲＴ）に可視画像として表示し、
これを結像光学系にて印画紙に結像してその画像のハー
ドコピーを得る画像記録装置が提案されている。このよ
うなハードコピーとしてイ（Ｉられた静止画像は一般に
、視覚の性質上、動画像よりも高い画質が要求される。

ところでＣＩＩＩＴなどの画像表示装置は一般に、表示
スクリーンの蛍光体の塗りむらなどに起因して、表示画
面上の位置によって必ずしも−様な発光輝度が得られな
いことがある。−殻にこのような輝度の不均一性は、１
画面の領域において片寄っており、すなわち画面領域の
水上および垂直走査周期において単調な増減を呈する。

また表示画像を印画紙に結像する光学系にも不均一性が
含まれる。一般に、光学レンズの周縁領域は中央領域に
比べて光量が低い。

ＣＲ７画面に表示された画像をソフトコピーとして見る
ときは、そのような不均一性は視覚の性質−Ｌあまり問
題とならない。とくに動画像の場合は重安でない、しか
し、印画紙などの画像記録媒体に画像を記録した場合、
またソフトコピーでも静ＩＦ画像の場合は、このような
画面輝度の不均一性、すなわちシェーディングはかなり
目立つものとなる。したがって、画質の高いハードコピ
ーを作成する場合は、このような輝度の不均一性を適ν
Ｊに修正することが要求される。

従来の技術では、ＣＲＴの陰極または格子に加える映像
信号電圧にシェーディング補正用の電圧を加算すること
によってＣＲ７画面が−様な輝度レベルで発光するよう
になされていた。シェーディングは、前述のように画面
領域の水平および垂直方向の走査位ｔについて単調な増
減を呈するので。

その補正のための電圧は、１次関数と２次関数によって
近似される。これらはトリマにて調整可能なアナログ回
路で発生する。トリマの調整は１画像記録媒体の配置さ
れている位とで画像の各点における濃度を測定し、その
測定値が均一になるまで繰り返す、これによって、最終
的にシェーディングの少ない画像が得られる。

しかしこのようなアナログ回路による補正関数発生は、
関数自体に実際のシェーディングとのずれやばらつきが
あり、面倒な調整が必要であるばかりでなく１回路素ｆ
−のドリフトにより高い安定性が得られない欠点がある
。また、安定度の高い輝度調整回路を実現するには、高
品質の素子を使用しなければならない。したがって、装
置価格が上昇する。

目　　　的 本発明はこのような従来技術の欠点を解消し、簡略な操
作で安定したシェーディング補正が行なえる画像出力装
置のシェーディング補正装置を提供することを目的とす
る。

発明の開示 本発明によれば、映像信号をディジタルデータの形で蓄
積する第１の記憶手段と、第１の記憶手段から読み出さ
れる映像信号を対応するアナログ信号に変換する信号変
換手段と、信号変換手段の出力するアナログ信号を受け
てアナログ信号の表わす画像を出力する画像出力手段と
を有するｉＬ！ｊ像出力装置のシェーディング補正装置
は、画像出力手段におけるシェーディングを補正するた
めの補正データを画素対応に蓄積する第２の記憶手段と
、第１および第２の記憶手段から読み出されたデータを
合成する合成手段と、第１および第２の記憶手段に蓄積
されているデータを同期して画素対応に読み出す制御手
段とを有し、これによって、シェーディングが補正され
た画像が画像出力手段に出力される。

また本発明によるシェーディング補正装置は、画像出力
手段におけるシェーディングを補正するための補正関数
を備え補正関数に基づいてシェープインクを補正するた
めの補正データを画素対応に発生する補正データ発生手
段と、第１の記憶手段から読み出されるデータと補正デ
ータを合成する第１の合成手段と、第１の記憶手段およ
び補正データ発生手段を制御し、第１の記憶手段からの
データの読出しと補正データ発生手段からの補正データ
の発生を回期させる制御手段とを有し、これによって、
シェーディングが補正された画像が実施例の説１！１ 次に添付図面を参照して本発明による画像出力装置のシ
ェーディング補正装置の実施例を詳細に説明する。

第１図には、メモリに蓄積されている映像信号を読み出
してその画像のハードコピーを作成する画像記録装置に
本発明を適用した実施例が示されている０木製首はフレ
ームメモリｌＯを有し、これは、たとえばビデオフロッ
ピーなどの磁気記録媒体に記録された映像信号が各画素
当り８ビツトのディジタル信号の形で１フレームまたは
ｌフィールド分読み込まれ、蓄積される一時記憶装置で
ある。映像信号は、本実施例では３原色信号に分解され
たカラー映像信号である。いずれの信号形式をとるかは
本発明に本質的でない、その読出しデータ出力１２は、
加算器７０の一方の入力に接続されている。なおフレー
ムメモリｌＯへのデータ書込みについては、本発明の理
解に直接関係ないので、図示とその説明を省略する。

加算器７０の他方の入カフ２には、補正データメモリ７
４の読出しデータ出力が接続されている。補正データメ
モリ７４は、フレームメモリ１０から読み出される映像
信号の表わす画像の画素位鐙に対応した画素アドレスが
アドレスバス４８から与えられると、そのアドレスで指
定される記憶位ｔからシェーディング補正用データを読
み出して出カフ２に出力する記憶装ｄである。これは本
実施例では、少なくとも１画面分のシェーディング補正
データが格納されたＲＯＭにて有利に構成される。

シェーディング補正データについては後述する。

フレームメモリ１０からの映像信号の読出しアドレス、
および補正データメモリ７４からの補正データの読出し
アドレスは、アドレス発生部１６から指定される。アド
レス発生部１８は、安定した基準クロックをたとえばＴ
Ｖ信号レートで発生する基準発振器を有し、そのアドレ
ス線４８はフレームメモリ１０および補正データメモリ
７４に接続されている。

両メモリＩＯおよび７４にはそれらの、読出しアドレス
がアドレス発生部１６から同期して与えられ、これによ
って両メモリ１０および７４からは映像信号の画面−ヒ
の同じ画素位芒について８ビツトデータがそれぞれの出
力１２および７２へ同期して読み出される。

加算器７０は、両メモリ１０および７４の読出し出力１
２および７２を加算して、９ビツトのデータとしてその
出カフ６に出力する合成回路である。その加算器カフ６
はディジタルφアナログ変換器（ＤＡＣ）　１４に接続
されている。

ディジタル・アナログ変換器１４は、入カフ６のディジ
タルデータを対応するアナログ信号に変換し、これを出
力１８から出力する信号変換回路である。ディジタルΦ
アナログ変換器１４のアナログ出力１８は出力増幅器３
４を通してＣＲＴ　３Ｂの陰極入力３８に接続されてい
る。

ＣＲＴ　３Ｂは高輝度の白黒用陰極線管であり、その表
示スクリーン４０の前方にレンズ光学系４２が配設され
てスクリーン４０の表示画像が画像記録媒体４４の七に
結像されるように構成されている。レンズ光学系４２は
、光学系制御部７８によって異なる倍率のレンズが選択
的に配設されるように構成されている。いずれのレンズ
を選択したかの情報は、信号線８０によってアドレス発
生部１６に供給される。

レンズ光学系４２の後方には、カラーフィルタ４６が配
設され、これは３原色の３枚のフィルタであり、光学系
制御部７８によりそのいずれかが選択的にレンズ光学系
４２の光軸内に挿入される０画像記録媒体４４は、本実
施例ではロール状のカラー印画紙などの感光材であり、
１コマの画像記録を完了するごとに駆動機構（図示せず
）により１コマ分ずつ給送される。これらによって、映
像信号の表わす画像のハードコピーを作成する画像記録
部８２が構成されている。

補正データメモリ７４に格納されるシェーディング補正
用のデータは、本実施例では少なくとも１画面分の各画
素位置についてのものが用意される。シェーディング補
正データは、光学系制御部７８により画像記録部８２の
撮像光学系に配設されるレンズ光学系４２の１つのレン
ズについて、−様な明るさのラスク画像が印画紙４４の
位置に結像されるようなデータとして、あらかじめ補正
データメモリ７４に半固定的に書き込まれている。

レンズ光学系４２に選択的に配設されるレンズが複数あ
る場合は、それぞれのレンズについてシェーディング補
正データを用意してもよい、その場合は、各レンズにつ
いての補正データが補正データメモリ（ＲＯＭ）　７４
の異なるアドレス領域に格納される０選択されたレンズ
についてのシェーディング補正データの選択は、光学系
制御部７８からの信号線８０によるレンズ選択情報に従
ってアドレス発生部１６が行なう。

ＣＲＴ　３Ｂの表示画面４０は一般に、その発光輝度が
１画面領域において不均一である。すなわち、画面領域
の水平および垂直走査周期において１ｉ謂な増減を呈す
る。またレンズ光学系４２のレンズの不均一性は一般に
、その中央領域が周縁領域に比べて明るい、そこで、Ｃ
Ｒ７画面４０に一様ｔｔラスタ画像を表示したときに、
暗い画素はその輝度を増して明るい画素と同じ輝度で画
像記録媒体４４上に結像されるような値に、その画素の
補正データが設定される。勿論、明るい画素は輝度を下
げ、暗い画素は輝度を上げるようにしてもよいし、全画
素を暗い画素の輝度に合せるようにしてもよい、この補
正データは１本実施例では１画面分の全Ｉｉ！ｌｉ素に
ついて用意される。また１本装置でレンズ光学系４２に
使用されるすべてのレンズについて用意される。

ところでフレームメモリ１０には、たとえばビデオフロ
ッピーから読み出されてディジタル信号に変換された１
フイールドまたは１フレ一ム分の映像信号が蓄積される
。その書込み制御は本装置の書込み制御機悦部（図示せ
ず）によって制御される。

レンズ光学系４２の１つのレンズが光学系制御部７８に
よって選択されると、そのレンズを特定する選択情報が
信号線８０によってアドレス発生部１６へ転送される。

アドレス発生部１８は、補正データメモリ７４における
その選択された補正データの記憶領域のアドレスを、た
とえばＴＶ信号レートで発生して同メモリ７４に供給す
る。アドレス発生回路１８はフレームメモリ１０には、
１画面の映像信号をラスク走査にて順次読み出すための
アドレスを出力する。

フレームメモリ１０に格納された１フレームまたはｌフ
ィールドの映像信号は、アドレス発生部１６の制御の下
に、各分解色ごとに出力１２に読み出される。これと同
期して補正データメモリ７４からは、フレームメモリ１
０から読み出される映像信号の画素位とに対応する補正
データが出カフ２に読み出される０両出力１２と７２は
、加算器７０にて加算され、その出カフ６に出力される
。このような、両メモリ１０および７４からの映像信号
および補正データの同期読出しと、加算器７０による両
者の加算とによって、フレームメモリｌＯからの読出し
映像信号に対してシェーディング補正が行なわれる。な
お、これかられかるように、加算器７０の代りに。

たとえば乗算などの他の合成演算を行なう合成回路であ
ってよい、たとえば乗算器であれば基本的には、映像信
号に補正信号を乗算すると、より適！、ＩＪなシェーデ
ィング補正が実現される。

」−述の動作を１画面の全画素についてＩＩＪｉ次行な
うことによって、画像記録媒体４４にでの−様なラスク
画像における暗い画素と明るい画素とが同じ輝度で結像
されるようなシェーディング補正が、フレームメモリ１
０からの読出し映像信号に対して行なわれる。

加算器７０から１１次出力された映像信号は、ディジタ
ル・アナログ変換器１４の入カフ６に入力され、ここで
対応のアナログ信号に変換される。このアナログ信号は
増幅器３４で増幅され、　ＣＲＴ　３Ｂに入力され、そ
の画面４０に１１７視画像として表示される。

たとえば、フレームメモリｌＯから赤（Ｒ）の映像信号
を読み出してＣＲＴ　３６に赤の映像を表示する際、光
学系制御ｉ′１１１７８はカラーフィルタ４６のうち赤
のフィルタをレンズ光学系４２の光軸内に挿入する。そ
こで所定の時間、赤の映像をＣＲＴ　３Ｂの表示画面４
０に表示出力することによって、記録媒体４４を露光す
る。これによって赤の画像が記録媒体４４の１つのコマ
に記録される。

同様にしてアドレス発生部１８は、緑（Ｇ）および＋’
？（Ｂ）の映像信号を順次フレームメモリ１０から読み
出し、これに対応して光学系制御部７８は緑およびｉｌ
ｔのフィルタを選択的にレンズ光学系４２の前方に挿入
することによって、同じコマの分解色画像を記録媒体４
４の同じコマに加色法によって重ねて記録する。後に記
録媒体４４を現像、定着することによってカラー肖像の
ハードコピーを得ることができる。

第２図には本発明の他の実施例が示され、第１図の実施
例と相違する点は、後者の補正データメモリ７４の代り
に前者では補正データ発生部１００が設けられているこ
とである。補正データ発生部１００は、ａ能としては補
正データメモリ７４と同じであり、フレームメモリ１０
から読み出される映像信号の表わす画像の画素位置に対
応した画素アドレスがアドレスバス４８からかえられる
と、それに応じたシェーディング補正用データを形成し
て出カフ２に出力する。同図において、第１図に示す構
成要、にと同様の質素は同じ参照符号で示されている。

第３図を参照すると、補正データ発生部１００は垂直走
査方向の補正関数を発生するａ能部分と、水平走査方向
の補正関数を発生する機上部分とを有し、両者は機１七
的に同じでよく、前者は参照符号の末尾にＶが、また後
者はＨが付加されて図示されている。水上補正関数の発
生部について説明すると、これは１対の関数メモリ１０
２Ｈおよび１０４Ｈと、やはり１対の関数選択スイッチ
ｌ０ＧＨおよび１０８Ｈと、加算器１１０Ｈが図示のよ
うに接続されて構成されている。１対の関数メモリ１０
２Ｈおよび１０４）１は、水平走査方向におけるシェー
ディング補正を行なう補正関数を複数記憶している記憶
装置であり、本実施例ではＲＯ）Ｉが有利に使用される
。

シェーディング補正関数は、１次関数がメモリ１０２１
（に、また２次関数がメモリ１０４Ｈに、それぞれ複数
種類記憶されている。垂直補正関数の発生部も同様であ
る。

両メモリ１０２Ｈおよび１０４Ｈのアドレス入力には、
アドレス発生部１６からのアドレスバス４８）１が接続
され、これには水平走査方向の画素位置に対応したアド
レスが転送される。１対の関数選択スイッチ１０６Ｈお
よび１０８Ｈは、それぞれ対応する関数メモリ１０２Ｈ
および１０４Ｈに蓄積されている補正関数を選択するた
めの選択回路であり、本実施例では手操作のディジタル
コードスイッチが右利に使用される。コノヨうす手操作
スイッチ１０８Ｈ，１０８Ｈ１１０６ｖおよび１０８ｖ
を設けた場合は、アドレス発生部１６は光学系制御部７
８から信号線８０によりレンズ選択情報を提供されるよ
うに構成しなくてもよい。

前述のように、ＣＲＴ　３Ｇの表示画面４０の発光輝度
の不均一性は一般に、画面領域の水平および垂直走査周
期において単調な増減を呈する。またレンズ光学系４２
のレンズの不均一性は一般に、その中央領域が周辺領域
に比べてＩＪＩるい、したがって。

それらは第４図および第５図に示すような１次関数およ
び２次関数にて近似的に、しかも実質的に補正すること
ができる。

たとえば水平走査方向の画素位２ｉＸについて単調増加
または減少の不均一・性は、直線２００によって補正で
きる。すなわち補正すべき濃度Ｄ）Ｉは、たとえば直線
ＤＨ１＝ａｘで表わされる。その係数ａの値を、使用す
るＣＲＴ３Ｅｉおよびレンズ光学系４２に応じて適切に
選択すればよい、また、水平画素位ｉ１ｘについてほぼ
中央部分で輝度が増大する不均一性は、２次曲！ａ２０
２によって補正できる。すなわち補正すべき濃度は、た
とえば放物線ＤＨ２＝ｂｘ２で代表される形で表わされ
る。（正確には、［］Ｈ２＝ｂ１ｘ　”ｂ２ｘ”ｂ３　
ノ形をとる。）その係数すの偵を、使用するＣＲＴ　３
Ｂおよびレンズ光学系４２に応じて適切に選択すればよ
い。垂直走査方向の画素位置ｙについても第５図に示す
ように同様であり、２本の曲線２０４および２０６で示
すように、それぞれ１次間数ＩＩＨ＝ｃｙおよびｎｏ、
＝ａｙ　　で濃度が補正される。

水！１次関数メモリ１０２Ｈには、これらの複数種類の
水平１次関数が格納され、その上位アドレスで種類が区
別される。より詳細には、水平画素位置に対応した記憶
位置アドレスに対応して、補正すべき濃度の値がデータ
の形で記憶されている。

これによって木′＋−十査方向について１つの１次関数
が規定される。係数ａが異なる他の１次関数のデータは
、メモリ１０２Ｈの別の記憶領域に格納されている。

本実施例では、メモリ１０２Ｈのアドレスに２位５ビツ
トで３２種類の係数ａが規定され、すなわち１次関数が
規定され、下位８ビツトで水上方向の２５ｆｆ　ｉｌｊ
素位ｔが規定される。なおフレームメモリ１０は、水上
方向が５１２画素分あるが、フレートメモリ１０の２画
素に対して補正データ１つが割り当てられている。上位
アドレスは関数選択スイっ２チ１０６Ｈからかえられ、
下位アドレスは、アドレス発生部１６から水平アドレス
バス４８Ｈを通して画素クロックに同期して歩進するよ
うにＩｊ−えられる。丞ｆ１次関数メモリｌ０２８から
は、本実施例では８ビツトデータの形でシェーディング
補１を用の１次関数濃度データが出力１１２Ｈに読み出
される。

同様に水平２次関数メモリ１０４）１には、これらの複
数種類の水平２次関数が格納されている。関数選択スイ
ッチ１０８Ｈから与えらる上位５ビツトのアドレスでそ
の種類、すなわち係数すが指定され、水平アドレスバス
４８）Ｉで与えられる下位８ビツトで水平方向の２５６
画素位置が規定される。水平２次関数メモリ１０４Ｈか
らは、本実施例では８ビツトデータの形でシェーディン
グ補正用の２次関数濃度データが出力１１４Ｈに読み出
される。

加算器１１０Ｈは、これら１次補正関数に従った補正デ
ータと２次補正関数に従った補正データとを加算してそ
の出力１１６）１に出力する加算回路である。この出力
１１［ｉ）１は加算器１１８の一方の入力に接続され、
これによって水平走査方向についてＰ？補正関数を総合
した補正データが加算器１１８に入力される。

垂直走査方向についても同様である。垂直走査方向の１
次および２次の補正関数によるシェーディング補正デー
タが同図のド下分に示される機能部にて形成される。そ
の際、アドレスへス４８Ｖには、アドレス発生部１６か
ら水平走査線の位置に対応した下位アドレス８ビツトが
水平走査レートで歩進するようにケーえられる。こうし
て垂直走査方向について１次および２次補正関数を合成
した補正データが加算器＋１８の他方の入力間６ｖに入
力される。

加算器１１８では、ｌ水平走査期間（ＩＨ）に回期して
加算ＷＩＩＯＶから入力される６直補正データに、画素
クロックに同期して加算１１１０Ｈから入力される水羽
補正データを加算してその出カフ２へ出力する。こうし
て加算器１１０Ｖから各木モ走査期間ごとに更新されか
えられる６直補正データに対すして画素ごとに水平補正
データの加′０動作が行なわれ、１フイ一ルド分の？ｌ
ｊ　ｉＦデータが加′Ｏふ１１８の出カフ２からＴＶ信
号レートで出力される。

こうして、フレームメモリｌＯで）らの映像上りの読出
しに回期して発生されたシェーディング補ＩＩ−データ
は、加算器７０にて対応する画素の映像信号と加算され
、ディジタル拳アナログ変換翼１４にＴＶ信号レートで
順次供給される。

第１図に示す実施例では、１コマ分の画素のそれぞれに
ついて画素対応にシェーディング補正データの（ｌｉを
設定することができる。したがって、きめの細かいシェ
ーディング補正を行なうことができる反面、補正データ
メモリ７４はｌフレーム分の全画素の補正データを蓄積
する記憶容量を必要とする。これに対して第２図の実施
例では、補正関数メモＩＪ　１０２Ｈ１１０４Ｈ１＋０
２Ｖｔ−＋　ヨびｌ０４Ｖは、水ｆおよび垂直方向につ
いてそれぞれ１次および２次の補正関数のデータをいく
つかの種類だけ格納できる記憶容量を有すればよく、前
者の実施例に比較して少ない記憶容量でよい、また、１
次関数と２次関数で補正し、しかも用意された数種類の
関数を選択できるので、近似的であっても比較的高い精
度のシェーディング補正を実現できる。

勿論、これより高次の補正関数の使用を妨げない。

補正関数の選択は次のようにして行なわれる。

まず、フレームメモリｌＯに輝度の均一・なラスタ画像
を表わす映像信号を記憶させる。補正データ発生部１０
０　（７）　７．　イー／　＋　１０８Ｈ，１０８Ｈ１
１０６ｖオヨび１０８ｖは適当な位置に設定しておく、
このｌフレームの均一な輝度の映像信号は、アドレス発
生部１６の制御の下に、たとえばＴＶ信号レートで出力
１２に読み出され、補正データ発生部１００から発生さ
れた補正データと加算器７０で加算され、ディジタル・
アナログ変換器１４に入力される。ここで対応のアナロ
グ信号に変換され、増幅器３４で増幅され、ＣＲＴ３６
に入力され、その画面４０に表示される。

そこで画像記録媒体４４の位置にて１画面の各画素のＩ
Ｉるさを測定し、補正データ発生部ｌＯＯのスイ−／　
＋　１０８Ｈ，１０８Ｈ１１０６ｖオよび１０８Ｖを操
作し、記録部８２の再生画面全体にわたって均一な濃度
が観測できるように関数を選択する。この操作を均−Ｃ
度のラスタ画像が記録部８２に再生されるまで繰り返す
。

なお、アドレス発生部１６が光学系制御部７８から信号
線８０によりレンズ選択情報の提供を受けるように構成
した場合は、レンズ光学系４２に選択的に配設されるレ
ンズに対応してアドレス発生部１６に補正データ発生部
ノ関数メ％　１．＋　１０２８．１０４Ｈ１１０２ｖお
よび１０４ＶのＬ位アドレスを設定し、レンズ選択情報
に応じてアドレス発生部１６がこれらのメモリの補正関
数の種類を選択するように構成してもよい。

第６図には未発ＩＩのさらに他の実施例が示されている
。第２図の実施例と相違する点は、少者の実施例では、
ディジタル・アナログ変換器１４が基準入力端子２２を
右するタイプのものであり、加算器７０の代りに補正デ
ータ発生部１００の出カフ２を他のディジタル・アナロ
グ変換器２Ｂを介してこの基や入力端ｒ−２２に接続し
ていることである。

ディジタル・アナログ変換器１４は、その基準入力端子
２２に入力される基準電圧ＶＲＥＦに入力１２のディジ
タル信号のイダｉが乗算された値に相当するレベルのア
ナログ信号を出力１８から出力する。つまり、基ベト市
川ＶＲＥＦに応じて出力１８のアナログ電圧の変化する
範囲、すなわちダイナミックレンジを変えることができ
る。たとえば基準電圧ＶＲＥＦが高くなるとダイナミッ
クレンジが拡大し、低くなるとせばまるように構成され
ている。ディジタル争アナログ変換器１４として、たと
えばＴＲｗ社製、モデルＴＤＣ：１０１８が有利に適用
される。

ディジタル・アナログ変換器１４の基準入力端子２２は
、抵抗Ｒ１およびＲ２からなる分圧器２４を介してディ
ジタル・アナログ変換器２６のアナログ出力端子２８に
接続されている。ディジタル・アナログ変換器２６はデ
ィジタル人カフ２を有し、入カフ２がら入力されるディ
ジタルデータを対応するアナログ信けに変換して出力２
８に出力する変換回路である。

これかられかるように、　？ｌｌｉ正データ発生部１０
０から入力されたシェーディング補正データは、その出
カフ２からディジタル番アナログ変換器２Ｂに人力され
、変換器２６にて対応のアナログ電圧に変換されてその
出力２８に出力される。このアナログ電圧は分圧器２４
にて分圧され、シェーディング補正データに応じたス（
準電圧ＶＲＥＦとしてディジタル・アナログ変換器Ｈの
基準人力２２に人力される。

ディジタル・アナログ変換器１４は、入力１２のディジ
タルデータに応じたレベルのアナログ信号を出力１８に
発生する。出力アナログ電圧の最大値と最小値の間の変
化する範囲は、基準電圧ＶＲＥＦに依存する。これはす
なわち、入力１２の映像信号に基？！！！電圧ＶＲＥＦ
すなわちシェーディング補正データが乗算されることを
意味している。したがって本装置では、ディジタル・ア
ナログ変換器１４の基準電圧を制御するという簡略な方
法によって、シェーディング補正データの乗算を行ない
、適切にシェーディング補正された映像信号がアナログ
波形としてディジタル・アナログ変換器１４の出力１８
から出力される。

このようにディジタル・アナログ変換器１４のノＳ酔入
力端子をシェーディング補正データに応じて制御するこ
とは、第１図に示すタイプの実施例にも効果的に適用さ
れる。その場合は、第６図の実施例における補正データ
発生部１００の代りに補正データメモリ７４を配設すれ
ばよい。

なお、本発明を特定の実施例について説ＩＪ１シたが、
たとえば画像記録部８２にＣＲＴの代りにＦＯＴや液晶
表示素子を使用した他の画像記録方式にも未発ＩＪＩは
効果的に適用される０画像のハードコピーを作成する画
像記録装置には、その再生された画像や視覚の性質」二
、本発明が効果的に適用されるが、未発１ｇ１はこれに
限定されるものではなく、画像のソフトコピーを出力す
る画像表示装置などの他の画像出力装置にも有効に適用
されることは言うまでもない。

効　　果 このように本発明では、ディジタルデータの形の映像信
号−に対してシェーディング補止データの演算を行なう
ことによって、実時間でシェーディングが補正された映
像信号を形成している。したがって、装置の調整工数が
少なく、しかも回路素ｆ−のドリフトの影響が最小化さ
れ、高い精度で安定したシェーディング補正が実現され
る。

【図面の簡単な説明】

第１図は映像信号からその画像のハードコピーを作成す
る画像記録装置に本発明を適用した実施例を示す機能ブ
ロック図。 第２図は本発明の他の実施例を示す第１図と同様の機ｆ
屯ブロック図、 第３図は、第２図に示す実施例における補正データ発生
部の構成例を示す機能ブロック図。 第４図および第５図は、第２図に示す実施例におけるシ
ェーディング補正関数の例を示すグラフ、 第６図は本発明のさらに他の実施例を示す第１図と同様
の機能ブロック図である。 主要部分の符ｔ＋の１説明 １０、、、、フレームメモリ １４．２Ｂ、、　、ディジタルΦアナログ・変換器１８
、、、、アドレス発生部 ２２、、、、基準入力端ｒ ３Ｂ、、、、ＣＲＴ ４２、　、　、　、レンズ光学系 ７０、　、　、　、加算器 ７４、、、、補正データメモリ １００、、　、　、補正データ発生部 ＋０２８，１４８　、補正関数メモリ １１０Ｈ，１１８Ｈ，加１器 特許出願人　富士写真フィルム株式会社代　理　人　香
取　子離 火山　隆夫

Claims (1)

1. 【特許請求の範囲】 １、映像信号をディジタルデータの形で蓄積する第１の
   記憶手段と、 第１の記憶手段から読み出される映像信号を対応するア
   ナログ信号に変換する信号変換手段と、 該信号変換手段の出力するアナログ信号を受けて該アナ
   ログ信号の表わす画像を出力する画像出力手段とを有す
   る画像出力装置のシェーディング補正装置において、該
   補正装置は、 前記画像出力手段におけるシェーディングを補正するた
   めの補正データを画素対応に蓄積する第２の記憶手段と
   、 第１および第２の記憶手段から読み出されたデータを合
   成する合成手段と、 第１および第２の記憶手段に蓄積されているデータを同
   期して画素対応に読み出す制御手段とを有し、 これによって、シェーディングが補正された画像が前記
   画像出力手段に出力されることを特徴とする画像出力装
   置のシェーディング補正装置。 ２、特許請求の範囲第１項記載の補正装置において、前
   記合成手段は、第１および第２の記憶手段から読み出さ
   れたデータを加算あるいは乗算する演算手段を含むこと
   を特徴とするシェーディング補正装置置。 ３、特許請求の範囲第１項記載の補正装置において、前
   記画像出力手段は、 前記信号変換手段の出力する映像信号から可視画像を出
   力する陰極線管と、 該可視画像を画像記録媒体に結像するレンズ手段とを含
   み、これによって前記画像記録媒体に画像の記録を行な
   うことを特徴とするシェーディング補正装置。 ４、特許請求の範囲第３項記載の補正装置において、 前記レンズ手段は複数種類が選択的に配設され、 第２の記憶手段には該複数種類のレンズ手段に応じた補
   正データが格納され、 前記制御手段は、前記画像出力手段で選択されたレンズ
   手段に応じた補正データを第２の記憶手段から読み出す
   ことを特徴とするシェーディング補正装置。 ５、特許請求の範囲第１項記載の補正装置において、 前記信号変換手段は、基準入力に応じたレベルの範囲内
   で前記映像信号を対応するアナログ信号に変換し、 前記信号合成手段は、第２の記憶手段から読み出された
   補正データに応じて前記基準入力を前記信号変換手段に
   与えることを特徴とするシェーディング補正装置。 ６、映像信号をディジタルデータの形で蓄積する第１の
   記憶手段と、 第１の記憶手段から読み出される映像信号を対応するア
   ナログ信号に変換する信号変換手段と。 該信号変換手段の出力するアナログ信号を受けて該アナ
   ログ信号の表わす画像を出力する画像出力手段とを有す
   る画像出力装置のシェーディング補正装置において、該
   補正装置は、 前記画像出力手段におけるシェーディングを補正するた
   めの補正関数を備え、該補正関数に基づいて該シェーデ
   ィングを補正するための補正データを画素対応に発生す
   る補正データ発生手段と、 第１の記憶手段から読み出されるデータと該補正データ
   を合成する第１の合成手段と、 第１の記憶手段および前記補正データ発生手段を制御し
   、第１の記憶手段からのデータの読出しと該補正データ
   発生手段からの補正データの発生を同期させる制御手段
   とを有し、 これによって、シェーディングが補正された画像が前記
   画像出力手段に出力されることを特徴とする画像出力装
   置のシェーディング補正装置。 ７、特許請求の範囲第６項記載の補正装置において、前
   記補正データ発生手段は、 映像信号の水平走査方向の補正関数のデータを蓄積する
   第２の記憶手段と、 該映像信号の垂直走査方向の補正関数のデータを蓄積す
   る第３の記憶手段と、 第２および第３の記憶手段から読み出されたデータを合
   成する第２の合成手段とを含み、第２の合成手段で合成
   されたデータが補正データとして第１の合成手段に供給
   されることを特徴とするシェーディング補正装置。 ８、特許請求の範囲第７項記載の補正装置において、前
   記補正水平走査方向および垂直走査方向の補正関数はそ
   れぞれ、１次および２次の補正関数を含むことを特徴と
   するシェーディング補正装置。 ９、特許請求の範囲第６項記載の補正装置において、第
   １の合成手段は、第１の記憶手段から読み出されたデー
   タと前記補正データ発生手段の発生する補正データを加
   算あるいは乗算する演算手段を含むことを特徴とするシ
   ェーディング補正装置。 １０、特許請求の範囲第７項記載の補正装置において、
   前記画像出力手段は、 前記信号変換手段の出力する映像信号から可視画像を出
   力する陰極線管と、 該可視画像を画像記録媒体に結像するレンズ手段とを含
   み、これによって前記画像記録媒体に画像の記録を行な
   うことを特徴とするシェーディング補正装置。 １１、特許請求の範囲第１０項記載の補正装置において
   、 前記レンズ手段は複数種類が選択的に配設され、 第２および第３の記憶手段には該複数種類のレンズ手段
   に応じた補正関数のデータが格納され、 前記制御手段は、前記画像出力手段で選択されたレンズ
   手段に応じた補正関数のデータを第２および第３の記憶
   手段から読み出すことを特徴とするシェーディング補正
   装置。 １２、特許請求の範囲第６項記載の補正装置におい前記
   信号変換手段は、基準入力に応じたレベルの範囲内で前
   記映像信号を対応するアナログ信号に変換し、 第１の信号合成手段は、前記補正データ発生手段の発生
   した補正データに応じて前記基準入力を前記信号変換手
   段に与えることを特徴とするシェーディング補正装置。