JP2610021B2 - 画像出力装置のシェーディング補正装置 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は画像出力装置、とくにその出力映像のシェー
ディングを補正する装置に関する。

背景技術 たとえば、ビデオフロッピーに記録された映像信号を
読み出して陰極線管（CRT）に可視画像として表示し、
これを結像光学系にて印画紙に結像してその画像のハー
ドコピーを得る画像記録装置が提案されている。このよ
うなハードコピーとして得られた静止画像は一般に、視
覚の性質上、動画像よりも高い画質が要求される。

ところでCRTなどの画像表示装置は一般に、表示スク
リーンの蛍光体の塗りむらなどに起因して、表示画面上
の位置によって必ずしも一様な発光輝度が得られないこ
とがある。一般にこのような輝度の不均一性は、１画面
の領域において片寄っており、すなわち画面領域の水平
および垂直走査周期において単調な増減を呈する。また
表示画像を印画紙に結像する光学系にも不均一性が含ま
れる。一般に、光学レンズの周縁領域は中央領域に比べ
て光量が低い。

CRT画面に表示された画像をソフトコピーとして見る
ときは、そのような不均一性は視覚の性質上あまり問題
とならない。とくに動画像の場合は重要でない。しか
し、印画紙などの画像記録媒体に画像を記録した場合、
またソフトコピーでも静止画像の場合は、このような画
面輝度の不均一性、すなわちシェーディングはかなり目
立つものとなる。したがって、画質の高いハードコピー
を作成する場合は、このような輝度の不均一性を適切に
修正することが要求される。

従来の技術では、CRTの陰極または格子に加える映像
信号電圧にシェーディング補正用の電圧を加算すること
によってCRT画面が一様な輝度レベルで発光するように
なされていた。シェーディングは、前述のような画面領
域の水平および垂直方向の走査位置について単調な増減
を呈するので、その補正のための電圧は、１次関数と２
次関数によって近似される。これらはトリマにて調整可
能なアナログ回路で発生する。トリマの調整は、画像記
録媒体の配置されている位置で画像の各点における濃度
を測定し、その測定値が均一になるまで繰り返す。これ
によって、最終的にシェーディングの少ない画像が得ら
れる。

しかしこのようなアナログ回路による補正関数発生
は、関数自体に実際のシェーディングとのずれやばらつ
きがあり、面倒な調整が必要であるばかりでなく、回路
素子のドルフトにより高い安定性が得られない欠点があ
る。また、安定度の高い輝度調整回路を実現するには、
高品質の素子を使用しなければならない。したがって、
装置価格が上昇する。

目 的 本発明はこのような従来技術の欠点を解消し、簡略な
操作で安定したシェーディング補正が行なえる画像出力
装置のシェーディング補正装置を提供することを目的と
する。

発明の開示 本発明によれば、画像出力手段におけるシェーディン
グを補正するための補正関数を備え補正関数に基づいて
シェーディングを補正するための補正データを画素対応
に発生する補正データ発生手段と、第１の記憶手段から
読み出されるデータと補正データを合成する第１の合成
手段と、第１の記憶手段および補正データ発生手段を制
御し、第１の記憶手段からのデータの読出しと補正デー
タ発生手段からの補正データの発生を同期させる制御手
段とを有し、これによって、シェーディングが補正され
た画像が画像出力手段によって出力される。

実施例の説明 次に添付図面を参照して本発明による画像出力装置の
シェーディング補正装置の実施例を詳細に説明する。

第１図には、メモリに蓄積されている映像信号を読み
出してその画像のハードコピーを作成する画像記録装置
の構成例が示されている。本装置はフレームメモリ10を
有し、これは、たとえばビデオフロッピーなどの磁気記
録媒体に記録された映像信号が各画素当り８ビットのデ
ィジタル信号の形で１フレームまたは１フィールド分読
み込まれ、蓄積される一時記憶装置である。映像信号
は、本構成例では３原色信号に分解されたカラー映像信
号である。いずれの信号形式をとるかは本発明に本質的
でない。その読出しデータ出力12は、加算器70の一方の
入力に接続されている。なおフレームメモリ10へのデー
タ書込みについては、本発明の理解に直接関係ないの
で、図示とその説明を省略する。

加算器70の他方の入力72には、補正データメモリ74の
読出しデータ出力が接続されている。補正データメモリ
74は、フレームメモリ10から読み出される映像信号の表
わす画像の画素位置に対応した画素アドレスがアドレス
バス48から与えられると、そのアドレスで指定される記
憶位置からシェーディング補正用データを読み出して出
力72に出力する記憶装置である。これは本構成例では、
少なくとも１画面分のシェーディング補正データが格納
されたROMにて有利に構成される。シェーディング補正
データについては後述する。

フレームメモリ10からの映像信号の読出しアドレス、
および補正データメモリ74からの補正データの読出しア
ドレスは、アドレス発生部16から指定される。アドレス
発生部16は、安定した基準クロックをたとえばTV信号レ
ートで発生する基準発振器を有し、そのアドレス線48は
フレームメモリ10および補正データメモリ74に接続され
ている。両メモリ10および74にはそれらの読出しアドレ
スがアドレス発生部16から同期して与えられ、これによ
って両メモリ10および74からは映像信号の画面上の同じ
画素位置について８ビットデータがそれぞれの出力12お
よび72へ同期して読み出される。

加算器70は、両メモリ10および74の読出し出力12およ
び72を加算して、９ビットのデータとしてその出力76に
出力する合成回路である。その加算出力76はディジタル
・アナログ変換器（DAC）14に接続されている。

ディジタル・アナログ変換器14は、入力76のディジタ
ルデータを対応するアナログ信号に変換し、これを出力
18から出力する信号変換回路である。ディジタル・アナ
ログ変換器14のアナログ出力18は出力増幅器34を通して
CRT36の陰極入力38に接続されている。

CRT36は高輝度の白黒用陰極線管であり、その表示ス
クリーン40の前方にレンズ光学系42が配設されてスクリ
ーン40の表示画像が画像記録媒体44の上に結像されるよ
うに構成されている。レンズ光学系42は、光学系制御部
78によって異なる倍率のレンズが選択的に配設されるよ
うに構成されている。いずれのレンズを選択したかの情
報は、信号線80によってアドレス発生部16に供給され
る。

レンズ光学系42の後方には、カラーフィルタ46が配設
され、これは３原色の３枚のフィルタであり、光学系制
御部78によりそのいずれかが選択的にレンズ光学系42の
光軸内に挿入される。画像記録媒体44は、本構成例では
ロール状のカラー印画紙などの感光材であり、１コマの
画像記録を完了するごとに駆動機構（図示せず）により
１コマ分ずつ給送される。これによって、映像信号の表
わす画像のハードコピーを作成する画像記録部82が構成
されている。

補正データメモリ74に格納されるシェーディング補正
用のデータは、本構成例では少なくとも１画面分の各画
素位置についてのものが用意される。シェーディング補
正データは、光学系制御部78により画像記録部82の撮像
光学系に配設されるレンズ光学系42の１つのレンズにつ
いて、一様な明るさのラスタ画像が印画紙44の位置に結
像されるようなデータとして、あらかじめ補正データメ
モリ74に半固定的に書き込まれている。

レンズ光学系42に選択的に配設されるレンズが複数あ
る場合は、それぞれのレンズについてシェーディング補
正データを用意してもよい。その場合は、各レンズにつ
いての補正データが補正データメモリ（ROM）74の異な
るアドレス領域に格納される。選択されたレンズについ
てのシェーディング補正データの選択は、光学系制御部
78からの信号線80によるレンズ選択情報に従ってアドレ
ス発生部16が行なう。

CRT36の表示画面40は一般に、その発光輝度が１画面
領域において不均一である。すなわち、画面領域の水平
および垂直走査周期において単調な増減を呈する。また
レンズ光学系42のレンズの不均一性は一般に、その中央
領域が周縁領域に比べて明るい。そこで、CRT画面40に
一様なラスタ画像を表示したときに、暗い画素はその輝
度を増して明るい画素と同じ輝度で画像記録媒体44上に
結像されるような値に、その画素の補正データが設定さ
れる。勿論、明るい画素は輝度を下げ、暗い画素は輝度
を上げるようにしてもよいし、全画素を暗い画素の輝度
に合せるようにしてもよい。この補正データは、本構成
例では１画面分の全画素について用意される。また、本
装置でレンズ光学系42に使用されるすべてのレンズにつ
いて用意される。

ところでフレームメモリ10には、たとえばビデオフロ
ッピーから読み出されてディジタル信号に変換された１
フィールドまたは１フレーム分の映像信号が蓄積され
る。その書込み制御は本装置の書込み制御機能部（図示
せず）によって制御される。

レンズ光学系42の１つのレンズが光学系制御部78によ
って選択されると、そのレンズを特定する選択情報が信
号線80によってアドレス発生部16へ転送される。アドレ
ス発生部16は、補正データメモリ74におけるその選択さ
れた補正データの記憶領域のアドレスを、たとえばTV信
号レートで発生して同メモリ74に供給する。アドレス発
生回路16はフレームメモリ10には、１画面の映像信号を
ラスタ走査にて順次読み出すためのアドレスを出力す
る。

フレームメモリ10に格納された１フレームまたは１フ
ィールドの映像信号は、アドレス発生部16の制御の下
に、各分解色ごとに出力12に読み出される。これと同期
して補正データメモリ74からは、フレームメモリ10から
読み出される映像信号の画素位置に対応する補正データ
が出力72に読み出される。両出力12と72は、加算器70に
て加算され、その出力76に出力される。このような、両
メモリ10おおび74からの映像信号および補正データの同
期読出しと、加算器70による両者の加算とによって、フ
レームメモリ10からの読出し映像信号に対してシェーデ
ィング補正が行なわれる。なお、これからわかるよう
に、加算器70の代りに、たとえば乗算などの他の合成演
算を行なう合成回路であってよい。たとえば乗算器であ
れば基本的には、映像信号に補正信号を乗算すると、よ
り適切なシェーディング補正が実現される。

上述の動作を１画面の全画素について順次行なうこと
によって、画像記録媒体44上での一様なラスタ画像にお
ける暗い画素と明るい画素とが同じ輝度で結像されるよ
うなシェーディング補正が、フレームメモリ10からの読
出し映像信号に対して行なわれる。

加算器70から順次出力された映像信号は、ディジタル
・アナログ変換器14の入力76に入力され、ここで対応の
アナログ信号に変換させる。このアナログ信号は増幅器
34で増幅され、CRT36に入力され、その画面40に可視画
像として表示される。

たとえば、フレームメモリ10から赤（Ｒ）の映像信号
を読み出してCRT36に赤の映像を表示する際、光学系制
御部78はカラーフィルタ46のうち赤のフィルタをレンズ
光学系42の光軸内に挿入する。そこで所定の時間、赤の
映像をCRT36の表示画面40に表示出力することによっ
て、記録媒体44を露光する。これによって赤の画像が記
録媒体44の１つのコマに記録される。

同様にしてアドレス発生部16は、緑（Ｇ）および青
（Ｂ）の映像信号を順次フレームメモリ10から読み出
し、これに対応して光学系制御部78は緑および青のフィ
ルタを選択的にレンズ光学系42の前方に挿入することに
よって、同じコマの分解色画像を記録媒体44の同じコマ
に加色法によって重ねて記録する。後に記録媒体44を現
像、定着することによってカラー画像のハードコピーを
得ることができる。

第２図には本発明を適用した画像記録装置の実施例が
示され、第１図の構成例と相違する点は、後者の補正デ
ータメモリ74の代りに前者では補正データ発生部100が
設けられていることである。補正データ発生部100は、
機能としては補正データメモリ74と同じであり、フレー
ムメモリ10から読み出される映像信号の表わす画像の画
素位置に対応した画素アドレスがアドレスバス48から与
えられると、それに応じたシェーディング補正用データ
を形成して出力72に出力する。同図において、第１図に
示す構成要素と同様の要素は同じ参照符号で示されてい
る。

第３図を参照すると、補正データ発生部100は垂直走
査方向の補正関数を発生する機能部分と、水平走査方向
の補正関数を発生する機能部分とを有し、両者は機能的
には同じでよく、前者は参照符号の末尾にＶが、また後
者はＨが付加されて図示されている。水平補正関数の発
生部について説明すると、これは１対の関数メモリ102H
および104Hと、やはり１対の関数選択スイッチ106Hおよ
び108Hと、加算器110Hが図示のように接続されて構成さ
れている。１対の関数メモリ102Hおよび104Hは、水平走
査方向におけるシェーディング補正を行なう補正関数を
複数記憶している記憶装置であり、本実施例ではROMが
有利に使用される。シェーディング補正関数は、１次関
数がメモリ102Hに、また２次関数がメモリ104Hに、それ
ぞれ複数種類記憶されている。垂直補正関数の発生部も
同様である。

両メモリ102Hおよび104Hのアドレス入力には、アドレ
ス発生部16からのアドレスバス48Hが接続され、これに
は水平走査方向の画素位置に対応したアドレスが転送さ
れる。１対の関数選択スイッチ106Hおよび108Hは、それ
ぞれ対応する関数メモリ102Hおよび104Hに蓄積されてい
る補正関数を選択するための選択回路であり、本実施例
では手操作のディジタルコードスイッチが有利に使用さ
れる。このような主操作スイッチ106H、108H、106Vおよ
び108Vを設けた場合は、アドレス発生部16は光学系制御
部78から信号線80によりレンズ選択情報を提供されるよ
うに構成しなくてもよい。

前述のように、CRT36の表示画面40の発光輝度の不均
一性は一般に、画面領域の水平および垂直走査周期にお
いて単調な増減を呈する。またレンズ光学系42のレンズ
の不均一性は一般に、その中央領域が周辺領域に比べて
明るい。したがって、それらは第４図および第５図に示
すような１次関数および２次関数にて近似的に、しかも
実質的に補正することができる。

たとえば水平走査方向の画素位置ｘについて単調増加
または減少の不均一性は、直線200によって補正でき
る。すなわち補正すべき濃度DHは、たとえば直線DH1＝a
xで表わされる。その係数ａの値を、使用するCRT36およ
びレンズ光学系42に応じて適切に選択すればよい。ま
た、水平画素位置ｘについてほぼ中央部分で輝度が増大
する不均一性は、２次曲線202によって補正できる。す
なわち補正すべき濃度は、たとえば放物線DH2＝bx²で代
表される形で表わされる。（正確には、DH2＝b₁x²＋b₂x
＋b₃の形をとる。）その係数ｂの値を、使用するCRT36
およびレンズ光学系42に応じて適切に選択すればよい。
垂直走査方向の画素位置ｙについても第５図に示すよう
に同様であり、２本の曲線204および206で示すように、
それぞれ１次関数DH₃＝cyおよびDH₄＝dy²で濃度が補正
される。

水平１次関数メモリ102Hには、これらの複数種類の水
平１次関数が格納され、その上位アドレスで種類が区別
される。より詳細には、水平画素位置に対応した記憶位
置アドレスに対応して、補正すべき濃度の値がデータの
形で記憶されている。これによって水平走査方向につい
て１つの１次関数が規定される。係数ａが異なる他の１
次関数のデータは、メモリ102Hの別の記憶領域に格納さ
れている。

本実施例では、メモリ102Hのアドレス上位５ビットで
32種類の係数ａが規定され、すなわち１次関数が規定さ
れ、下位８ビットで水平方向の256画素位置が規定され
る。なおフレームメモリ10は、水平方向が512画素分あ
るが、フレームメモリ10の２画素に対して補正データ１
つが割り当てられている。上位アドレスは関数選択スイ
ッチ106Hから与えられ、下位アドレスは、アドレス発生
部16から水平アドレスバス48Hを通して画素クロックに
同期して歩進するように与えられる。水平１次関数メモ
リ102Hからは、本実施例では８ビットデータの形でシェ
ーディング補正用の１次関数濃度データが出力112Hに読
み出される。

同様に水平２次関数メモリ104Hには、これらの複数種
類の水平２次関数が格納されている。関数選択スイッチ
108Hから与えられる上位５ビットのアドレスでその種
類、すなわち係数ｂが指定され、水平アドレスバス48H
で与えられる下位８ビットで水平方向の256画素位置が
規定される。水平２次関数メモリ104Hからは、本実施例
では８ビットデータの形でシェーディング補正用の２次
関数濃度データが出力114Hに読み出される。

加算器110Hは、これら１次補正関数に従った補正デー
タと２次補正関数に従った補正データとを加算してその
出力116Hに出力する加算回路である。この出力116Hは加
算器118の一方の入力に接続され、これによって水平走
査方向について両補正関数を総合した補正データが加算
器118に入力される。

垂直走査方向についても同様である。垂直走査方向の
１次および２次の補正関数によるシェーディング補正デ
ータが同図の下半分に示される機能部にて形成される。
その際、アドレスバス48Vには、アドレス発生部16から
水平走査線の位置に対応した下位アドレス８ビットが水
平走査レートで歩進するように与えられる。こうして垂
直走査方向について１次および２次補正関数を合成した
補正データが加算器118の他方の入力116Vに入力され
る。

加算器118では、１水平走査期間（1H）に同期して加
算器110Vから入力される垂直補正データに、画素クロッ
クに同期して加算器110Hから入力される水平補正データ
を加算してその出力72へ出力する。こうして加算器110V
から各水平走査期間ごとに更新され与えられる垂直補正
データに対して画素ごとに水平補正データの加算動作が
行なわれ、１フィールド分の補正データが加算器118の
出力72からTV信号レートで出力される。

こうして、フレームメモリ10からの映像信号の読出し
に同期して発生されたシェーディング補正データは、加
算器70にて対応する画素の映像信号と加算され、ディジ
タル・アナログ変換器14にTV信号レートで順次供給され
る。

第１図に示す構成例では、１コマ分の画素のそれぞれ
について画素対応にシェーディング補正データの値を設
定することができる。したがって、きめの細かいシェー
ディング補正を行なうことができる反面、補正データメ
モリ74は１フレーム分の全画素の補正データを蓄積する
記憶容量を必要とする。これに対して第２図の実施例で
は、補正関数メモリ102H、104H、102Vおよび104Vは、水
平および垂直方向についてそれぞれ１次および２次の補
正関数のデータをいくつかの種類だけ格納できる記憶容
量を有すればよく、前者の実施例に比較して少ない記憶
容量でよい。また、１次関数と２次関数で補正し、しか
も用意された数種類の関数を選択できるので、近似的で
あっても比較的高い精度のシェーディング補正を実現で
きる。勿論、これより高次の補正関数の使用を妨げな
い。

補正関数の選択は次のようにして行なわれる。まず、
フレームメモリ10に輝度の均一なラスタ画像を表わす映
像信号を記憶させる。補正データ発生部100のスイッチ1
06H、108H、106Vおよび108Vは適当な位置に設定してお
く。この１フレームの均一な輝度の映像信号は、アドレ
ス発生部16の制御の下に、たとえばTV信号レートで出力
12に読み出され、補正データ発生部100から発生された
補正データと加算器70で加算され、ディジタル・アナロ
グ交換器14に入力される。ここで対応のアナログ信号に
変換され、増幅器34で増幅され、CRT36に入力され、そ
の画面40に表示される。

そこで画像記録媒体44の位置にて１画面の各画面の明
るさを測定し、補正データ発生部100のスイッチ106H、1
08H、106Vおよび108Vを操作し、記録部82の再生画面全
体にわたって均一な濃度が観測できるように関数を選択
する。この操作を均一濃度のラスタ画像が記録部82に再
生されるまで繰り返す。

なお、アドレス発生部16が光学系制御部78から信号線
80によりレンズ選択情報の提供を受けるように構成した
場合は、レンズ光学系42に選択的に配設されるレンズに
対応してアドレス発生部16に補正データ発生部の関数メ
モリ102H、104H、102Vおよび104Vの上位アドレスを設定
し、レンズ選択情報に応じてアドレス発生部16がこれら
のメモリの補正関数の種類を選択するように構成しても
よい。

第６図には本発明の他の実施例が示されている。第２
図の実施例と相違する点は、後者の実施例では、ディジ
タル・アナログ変換器14が基準入力端子22を有するタイ
プのものであり、加算器70を代りに補正データ発生部10
0の出力72を他のディジタル・アナログ変換器26を介し
てこの基準入力端子22に接続していることである。

ディジタル・アナログ変換器14は、その基準入力端子
22に入力される基準電圧VREFに入力12のディジタル信号
の値が乗算された値に相当するレベルのアナログ信号を
出力18から出力する。つまり、基準電圧VREFに応じて出
力18のアナログ電圧の変化する範囲、すなわちダイナミ
ックレンジを変えることができる。たとえば基準電圧VR
EFが高くなるとダイナミックレンジが拡大し、低くなる
とせばまるように構成されている。ディジタル・アナロ
グ変換器14として、たとえばTRW社製、モデルTDC1016が
有利に適用される。

ディジタル・アナログ変換器14の基準入力端子22は、
抵抗R1およびR2からなる分圧器24を介してディジタル・
アナログ変換器26のアナログ出力端子28に接続されてい
る。ディジタル・アナログ変換器26はディジタル入力72
を有し、入力72から入力されるディジタルデータを対応
するアナログ信号に変換して出力28に出力する変換回路
である。

これからわかるように、補正データ発生部100から入
力されたシェーディング補正データは、その出力72から
ディジタル・アナログ変換器26に入力され、変換器26に
て対応のアナログ電圧に変換されてその出力28に出力さ
れる。このアナログ電圧は分圧器24にて分圧され、シェ
ーディング補正データに応じた基準電圧VREFとしてディ
ジタル・アナログ変換器１の基準入力22に入力される。

ディジタル・アナログ変換器14は、入力12のディジタ
ルデータに応じたレベルのアナログ信号を出力18に発生
する。出力アナログ電圧の最大値と最小値の間の変化す
る範囲は、基準電圧VREFに依存する。これはすなわち、
入力12の映像信号に基準電圧VREFすなわちシェーディン
グ補正データが乗算されることを意味している。したが
って本装置では、ディジタル・アナログ変換器14の基準
電圧を制御するという簡略な方法によって、シェーディ
ング補正データの乗算を行ない、適切にシェーディング
補正された映像信号がアナログ波形としてディジタル・
アナログ変換器14の出力18から出力される。

このようにディジタル・アナログ変換器14の基準入力
電圧をシェーディング補正データに応じて制御すること
は、第１図に示すタイプの構成例にも効果的に適用され
る。その場合は、第６図の実施例における補正データ発
生部100の代りに補正データメモリ74を配設すればよ
い。

なお、本発明を特定の実施例について説明したが、た
とえば画像記録部82にCRTの代りにFOTや液晶表示素子を
使用した他の画像記録方式にも本発明は効果的に適用さ
れる。画像のハードコピーを作成する画像記録装置に
は、その再生された画像や視覚の性質上、本発明が効果
的に適用されるが、本発明はこれに限定されるものでは
なく、画像のソフトコピーを出力する画像表示装置など
の他の画像出力装置にも有効に適用されることは言うま
でもない。

効 果 このように本発明では、ディジタルデータの形の映像
信号に対してシェーディング補正データの演算を行なう
ことによって、実時間でシェーディングが補正された映
像信号を形成している。したがって、装置の調整工数が
少なく、しかも回路素子のドリフトの影響が最小化さ
れ、高い精度で安定したシェーディング補正が実現され
る。

【図面の簡単な説明】

第１図は映像信号からその画像のハードコピーを作成す
る画像記録装置の構成例を示す機能ブロック図、 第２図は本発明を適用した実施例を示す第１図と同様の
機能ブロック図、 第３図は、第２図に示す実施例における補正データ発生
部の構成例を示す機能ブロック図、 第４図および第５図は、第２図に示す実施例におけるシ
ェーディング補正関数の例を示すグラフ、 第６図は本発明の他の実施例を示す第１図と同様の機能
ブロック図である。 主要部分の符号の説明 10……フレームメモリ 14,26……ディジタル・アナログ変換器 16……アドレス発生部 22……基準入力端子 36……CRT 42……レンズ光学系 70……加算器 74……補正データメモリ 100……補正データ発生部 102H,14H……補正関数メモリ 110H,118H……加算器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−140381（ＪＰ，Ａ) 特開 昭59−205868（ＪＰ，Ａ) 特開 昭58−51676（ＪＰ，Ａ) 特開 昭61−39688（ＪＰ，Ａ) 特開 昭59−149476（ＪＰ，Ａ) 特開 昭59−94973（ＪＰ，Ａ) 特開 昭58−200682（ＪＰ，Ａ) 特開 昭60−78449（ＪＰ，Ａ) 特開 昭60−54569（ＪＰ，Ａ) 特開 昭61−123363（ＪＰ，Ａ) 特開 昭60−218983（ＪＰ，Ａ) 特開 昭60−235580（ＪＰ，Ａ) 特開 昭60−18084（ＪＰ，Ａ) 特開 昭52−109835（ＪＰ，Ａ) 特開 昭55−21648（ＪＰ，Ａ) 特開 昭53−5525（ＪＰ，Ａ) 特開 昭54−98526（ＪＰ，Ａ) 特開 昭60−187189（ＪＰ，Ａ) 特開 昭59−17663（ＪＰ，Ａ) 特開 昭61−32605（ＪＰ，Ａ)

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】所望の画像を表わす映像信号を入力し、該
   画像を記録する画像記録手段を有する画像出力装置のシ
   ェーディング補正装置において、該補正装置は、 前記映像信号をディジタルデータの形で画素ごとに蓄積
   する第１の記憶手段と、 前記画像記録手段にて発生されるシューディングを補正
   するための補正関数に応じた補正データを前記画素に対
   応して発生する補正データ発生手段と、 前記第１の記憶手段から読み出されるデータと前記補正
   データ発生手段にて発生される補正データとを合成し、
   該合成された画像データを前記画像出力手段に出力する
   第１の合成手段と、 前記第１の記憶手段および前記補正データ発生手段を制
   御し、該第１の記憶手段からのデータの読出しと該補正
   データ発生手段における補正データの発生とを同期させ
   て出力させる制御手段とを有し、 前記第１の合成手段は、合成したデータをアナログ形式
   の画像信号に変換して前記画像記録手段に供給する第１
   の信号変換手段を含み、 前記画像記録手段は、前記第１の信号変換手段から供給
   される画像信号に応じた記録信号を出力する画像出力手
   段と、該記録信号に応じた画像を画像記録媒体に結像す
   るレンズ手段とを含み、 前記レンズ手段は、複数種類が選択的に配設され、 前記補正データ発生手段は、前記複数種類のレンズ手段
   に応じた複数種類の補正関数のデータを格納するもので
   あって、 前記映像信号の水平走査方向の補正関数のデータを蓄積
   する第２の記憶手段と、 該映像信号の垂直走査方向の補正関数のデータを蓄積す
   る第３の記憶手段と、 前記第２および第３の記憶手段から出力される前記補正
   関数のデータをそれぞれ画素対応に合成し、前記補正デ
   ータとして前記第１の合成手段に供給する第２の合成手
   段とを有し、 前記制御手段は、前記第２および第３の記憶手段にそれ
   ぞれ蓄積された前記複数種類の補正関数のデータのう
   ち、前記レンズ手段に対応する補正関数のデータを指定
   してそれぞれ出力させる選択手段を含み、該選択手段
   は、前記画像出力手段で選択されるレンズ手段に応じた
   補正関数のデータを指定して、該指定された補正関数の
   データを前記第２および第３の記憶手段から出力させる
   ことを特徴とする画像出力装置のシェーディング補正装
   置。
2. 【請求項２】特許請求の範囲第１項記載の画像出力装置
   のシェーディング補正装置において、前記水平走査方向
   および垂直走査方向の補正関数はそれぞれ、複数の１次
   の補正関数および複数の２次の補正関数であることを特
   徴とする画像出力装置のシェーディング補正装置。
3. 【請求項３】特許請求の範囲第１項記載の画像出力装置
   のシェーディング補正装置において、前記画像出力手段
   は、陰極線管であることを特徴とする画像出力装置のシ
   ェーディング補正装置。
4. 【請求項４】特許請求の範囲第１項記載の画像出力装置
   のシェーディング補正装置において、前記第１の合成手
   段は、前記第２の合成手段の出力である前記補正データ
   に応じた基準信号が入力される基準入力を有する第２の
   信号変換手段であって、該基準入力に応じたレベルの範
   囲内で前記第１の記憶手段から読み出されるデータをア
   ナログ信号に変換する第２の信号変換手段を有し、 前記第２の信号変換手段は、前記基準信号と前記第１の
   記憶手段から読み出されるデータとを合成することを特
   徴とする画像出力装置のシェーディング補正装置。