JPS6348414B2 - - Google Patents
Info
- Publication number
- JPS6348414B2 JPS6348414B2 JP57188000A JP18800082A JPS6348414B2 JP S6348414 B2 JPS6348414 B2 JP S6348414B2 JP 57188000 A JP57188000 A JP 57188000A JP 18800082 A JP18800082 A JP 18800082A JP S6348414 B2 JPS6348414 B2 JP S6348414B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lead wires
- electronic components
- partition plate
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910000679 solder Inorganic materials 0.000 claims description 41
- 238000007747 plating Methods 0.000 claims description 18
- 238000005192 partition Methods 0.000 claims description 16
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 238000005476 soldering Methods 0.000 claims description 9
- 239000003779 heat-resistant material Substances 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 230000004907 flux Effects 0.000 description 8
- 238000007789 sealing Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C2/00—Hot-dipping or immersion processes for applying the coating material in the molten state without affecting the shape; Apparatus therefor
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C2/00—Hot-dipping or immersion processes for applying the coating material in the molten state without affecting the shape; Apparatus therefor
- C23C2/006—Pattern or selective deposits
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Coating With Molten Metal (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】
技術分野
この発明は電子部品のリード線の半田メツキ方
法に関し、特にリード線を溶融状態の半田中に浸
漬したのち引き上げて半田メツキする方法に関す
る。
法に関し、特にリード線を溶融状態の半田中に浸
漬したのち引き上げて半田メツキする方法に関す
る。
背景技術
電子部品のリード線に対して、例えばプリント
基板に組み立てたのちの半田付けを容易にするた
めに半田メツキを施すことがある。このようにリ
ード線に半田メツキを施す場合、電解メツキ法が
採用される場合もあるが、一般には溶融状態の半
田中にリード線を浸漬したのち引き上げる、いわ
ゆる浸漬（デイツプ）法が採用されている。
基板に組み立てたのちの半田付けを容易にするた
めに半田メツキを施すことがある。このようにリ
ード線に半田メツキを施す場合、電解メツキ法が
採用される場合もあるが、一般には溶融状態の半
田中にリード線を浸漬したのち引き上げる、いわ
ゆる浸漬（デイツプ）法が採用されている。
すなわち、例えば被メツキ電子部品として、第
１図および第２図に示すように、金属外環１内に
ガラス２を介してリード線３，３を気密絶縁的に
封着した気密端子４のリード線３，３に、第３図
に示すように、半田層５をメツキ形成する場合、
第４図に示すように、リード線３，３を溶融状態
の半田５′中に浸漬してメツキするが、溶融半田
５′の酸化を防止するために、溶融半田５′の上に
フラツクス層６を形成している。
１図および第２図に示すように、金属外環１内に
ガラス２を介してリード線３，３を気密絶縁的に
封着した気密端子４のリード線３，３に、第３図
に示すように、半田層５をメツキ形成する場合、
第４図に示すように、リード線３，３を溶融状態
の半田５′中に浸漬してメツキするが、溶融半田
５′の酸化を防止するために、溶融半田５′の上に
フラツクス層６を形成している。
しかしながら、上記従来の半田メツキ方法で
は、次に述べるような欠点があつた。
は、次に述べるような欠点があつた。
リード線３，３の溶融半田５′中への挿入時、
または引き上げ時に、フラツクス６が金属外環
１等へ付着し、半田メツキ後に洗浄が必要であ
り煩雑である。
または引き上げ時に、フラツクス６が金属外環
１等へ付着し、半田メツキ後に洗浄が必要であ
り煩雑である。
リード線３，３に形成される半田層５の厚さ
が不均一になる。
が不均一になる。
リード線３，３に付着した溶融半田の垂れ下
りにより、第５図に示すように、リード線３，
３の中途部に半田こぶ５ａができたり、第６図
に示すように、リード線３，３の下端部に半田
溜り５ｂが生じやすく、プリント基板やソケツ
ト等への挿入が困難になる。
りにより、第５図に示すように、リード線３，
３の中途部に半田こぶ５ａができたり、第６図
に示すように、リード線３，３の下端部に半田
溜り５ｂが生じやすく、プリント基板やソケツ
ト等への挿入が困難になる。
多数の電子部品のリード線に一括して均一な
半田メツキを施すことが困難である。
半田メツキを施すことが困難である。
発明の開示
この発明は上記の問題点のない電子部品のリー
ド線の半田メツキ方法を提供することを目的とす
る。
ド線の半田メツキ方法を提供することを目的とす
る。
この発明は要約すると、多数の電子部品を治具
で整列状態にしておいてこれらの電子部品の各リ
ード線をその内径寸法がメツキ後のリード線の仕
上り外径寸法にほぼ等しい多数の貫通孔を有する
耐熱性材料よりなる仕切板の各貫通孔に一括して
貫通させる工程と、前記仕切板を溶融半田の上に
配置して各リード線を溶融半田中に浸漬させた状
態で半田メツキを施したのち、各リード線を貫通
孔から引き抜くことによりリード線に所定厚さの
半田メツキを施す工程とを含むことを特徴とする
ものである。
で整列状態にしておいてこれらの電子部品の各リ
ード線をその内径寸法がメツキ後のリード線の仕
上り外径寸法にほぼ等しい多数の貫通孔を有する
耐熱性材料よりなる仕切板の各貫通孔に一括して
貫通させる工程と、前記仕切板を溶融半田の上に
配置して各リード線を溶融半田中に浸漬させた状
態で半田メツキを施したのち、各リード線を貫通
孔から引き抜くことによりリード線に所定厚さの
半田メツキを施す工程とを含むことを特徴とする
ものである。
すなわち、上記のこの発明によれば、次のよう
な効果が得られる。
な効果が得られる。
被メツキ物品である電子部品と溶融半田およ
びフラツクスとの間に仕切板を介在するから、
少々乱暴に仕切板を溶融半田の上に配置して
も、あるいはリード線を仕切板の貫通孔から引
き抜いても、フラツクスが電子部品に付着する
ことがないので、半田メツキ後のフラツクス除
去のための洗浄が不要ないし著しく簡単にな
る。
びフラツクスとの間に仕切板を介在するから、
少々乱暴に仕切板を溶融半田の上に配置して
も、あるいはリード線を仕切板の貫通孔から引
き抜いても、フラツクスが電子部品に付着する
ことがないので、半田メツキ後のフラツクス除
去のための洗浄が不要ないし著しく簡単にな
る。
半田メツキを施したリード線を、仕切板の貫
通孔から引き抜くので、リード線に形成される
半田層を均一な厚さにできる。
通孔から引き抜くので、リード線に形成される
半田層を均一な厚さにできる。
上記と同一理由によつて、リード線に形成
される半田層が薄くなり、溶融半田の垂れ下り
による半田こぶや半田溜りが生じなくなり、プ
リント基板やソケツト等への挿入が容易にな
る。
される半田層が薄くなり、溶融半田の垂れ下り
による半田こぶや半田溜りが生じなくなり、プ
リント基板やソケツト等への挿入が容易にな
る。
ｄ 多数の電子部品のリード線に一括して均一な
半田メツキを施すことができる。
半田メツキを施すことができる。
発明を実施するための最良の形態
以下、この発明を図面を参照して説明する。
第７図はこの発明の実施に用いる仕切板１０の
斜視図を示す。この仕切板１０は例えばポリイミ
ドミル等の耐熱性材料で形成され、被メツキ物品
である、例えば前述の気密端子４のリード線３，
３を挿通するための多数の貫通孔１１，１１が形
成されている。この貫通孔１１は、第８図から明
らかなように、その内径寸法Ａがリード線３の外
径寸法Ｂに対して、所望の半田層５の厚さを加味
した仕上り寸法とほぼ同等に設定されている。
斜視図を示す。この仕切板１０は例えばポリイミ
ドミル等の耐熱性材料で形成され、被メツキ物品
である、例えば前述の気密端子４のリード線３，
３を挿通するための多数の貫通孔１１，１１が形
成されている。この貫通孔１１は、第８図から明
らかなように、その内径寸法Ａがリード線３の外
径寸法Ｂに対して、所望の半田層５の厚さを加味
した仕上り寸法とほぼ同等に設定されている。
第９図および第１０図はこの発明の実施要領に
ついて説明するための部分断面図である。すなわ
ち、まず、溶融半田５′の上にフラツクス６を浮
遊させる。一方、封着治具（図示せず）の上に整
列状態で配置されたガラス封着後の多数の気密端
子４、あるいは上記封着治具から一括してメツキ
治具（図示せず）に整列状態のまゝ移し替えられ
て半田メツキ前の洗い処理あるいはさらに半田メ
ツキ前の下地メツキ等が施された多数の気密端子
４を用意する。そして、これら治具上の気密端子
４の各リード線３，３を、上記仕切板１０の各貫
通孔１１，１１に一括して貫通させる。さらに、
このように多数の気密端子４のリード線３，３が
貫通支持された仕切板１０を上記フラツクス６の
上に配置し、気密端子４のリード線３，３の溶融
半田５′中に浸漬して、メツキ処理を施す（第９
図）。次いで、気密端子４を引き上げて、リード
線３，３を仕切板１０の貫通孔１１，１１から引
き抜く（第１０図）。このとき、リード線３，３
に付着した溶融半田が貫通孔１１，１１によつて
しごかれて、第１１図に示すように、厚さの均一
な半田層５，５が形成される。
ついて説明するための部分断面図である。すなわ
ち、まず、溶融半田５′の上にフラツクス６を浮
遊させる。一方、封着治具（図示せず）の上に整
列状態で配置されたガラス封着後の多数の気密端
子４、あるいは上記封着治具から一括してメツキ
治具（図示せず）に整列状態のまゝ移し替えられ
て半田メツキ前の洗い処理あるいはさらに半田メ
ツキ前の下地メツキ等が施された多数の気密端子
４を用意する。そして、これら治具上の気密端子
４の各リード線３，３を、上記仕切板１０の各貫
通孔１１，１１に一括して貫通させる。さらに、
このように多数の気密端子４のリード線３，３が
貫通支持された仕切板１０を上記フラツクス６の
上に配置し、気密端子４のリード線３，３の溶融
半田５′中に浸漬して、メツキ処理を施す（第９
図）。次いで、気密端子４を引き上げて、リード
線３，３を仕切板１０の貫通孔１１，１１から引
き抜く（第１０図）。このとき、リード線３，３
に付着した溶融半田が貫通孔１１，１１によつて
しごかれて、第１１図に示すように、厚さの均一
な半田層５，５が形成される。
なお、上記実施例は、被メツキ物品である電子
部品として、２本のリード線３，３を有する特定
構造の気密端子４について説明したが、他の気密
端子あるいは電子部品であつても、同様に実施で
きる。
部品として、２本のリード線３，３を有する特定
構造の気密端子４について説明したが、他の気密
端子あるいは電子部品であつても、同様に実施で
きる。
第１図および第２図は被メツキ電子部品の一例
である気密端子で、第１図はその平面図、第２図
は第１図の−線に沿う断面図を示す。第３図
はリード線に半田メツキを施した気密端子の要部
を拡大断面で示した正面図、第４図は従来の半田
メツキ方法について説明するための半田メツキ時
の状態を示す断面図、第５図および第６図は従来
の方法により生じる不良状態について説明するた
めのリード線の要部拡大断面図、第７図はこの発
明に用いる仕切板の斜視図、第８図は仕切板の貫
通孔とリード線との寸法関係について説明するた
めの要部拡大断面図、第９図および第１０図はこ
の発明の実施要領について説明するための要部断
面図、第１１図はこの発明により半田層を形成し
た気密端子の要部を拡大断面で示した正面図であ
る。 ３……リード線、４……電子部品（気密端子）、
５……半田層、５′……溶融半田、６……フラツ
クス、１０……仕切板、１１……貫通孔。
である気密端子で、第１図はその平面図、第２図
は第１図の−線に沿う断面図を示す。第３図
はリード線に半田メツキを施した気密端子の要部
を拡大断面で示した正面図、第４図は従来の半田
メツキ方法について説明するための半田メツキ時
の状態を示す断面図、第５図および第６図は従来
の方法により生じる不良状態について説明するた
めのリード線の要部拡大断面図、第７図はこの発
明に用いる仕切板の斜視図、第８図は仕切板の貫
通孔とリード線との寸法関係について説明するた
めの要部拡大断面図、第９図および第１０図はこ
の発明の実施要領について説明するための要部断
面図、第１１図はこの発明により半田層を形成し
た気密端子の要部を拡大断面で示した正面図であ
る。 ３……リード線、４……電子部品（気密端子）、
５……半田層、５′……溶融半田、６……フラツ
クス、１０……仕切板、１１……貫通孔。
Claims (1)
- 【特許請求の範囲】 １ 電子部品のリード線を溶融状態の半田中に浸
漬し引き上げて半田メツキを施す方法において、 多数の電子部品を治具で整列状態にしておいて
これらの電子部品の各リード線をその内径寸法が
半田メツキ後のリード線の仕切り寸法にほぼ等し
い多数の貫通孔を有する耐熱性材料よりなる仕切
板の各貫通孔に一括して貫通させる工程と、 前記仕切板を溶融半田の上に配置して各リード
線を溶融半田中に浸漬させた状態で半田メツキを
施したのち、各リード線を貫通孔から引き抜くこ
とによりリード線に所定厚さの半田メツキを施す
工数とを含むことを特徴とする電子部品のリード
線の半田メツキ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57188000A JPS5976865A (ja) | 1982-10-25 | 1982-10-25 | 電子部品のリ−ド線の半田メツキ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57188000A JPS5976865A (ja) | 1982-10-25 | 1982-10-25 | 電子部品のリ−ド線の半田メツキ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5976865A JPS5976865A (ja) | 1984-05-02 |
| JPS6348414B2 true JPS6348414B2 (ja) | 1988-09-29 |
Family
ID=16215881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57188000A Granted JPS5976865A (ja) | 1982-10-25 | 1982-10-25 | 電子部品のリ−ド線の半田メツキ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5976865A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109623080A (zh) * | 2019-01-24 | 2019-04-16 | 合肥巨动力系统有限公司 | 一种高效率扁线电机绕组端部焊接装置及焊接工艺 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025621A (ja) * | 1973-07-06 | 1975-03-18 |
-
1982
- 1982-10-25 JP JP57188000A patent/JPS5976865A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025621A (ja) * | 1973-07-06 | 1975-03-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5976865A (ja) | 1984-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6066551A (en) | Method for forming bump of semiconductor device | |
| US5120577A (en) | Method of performing metal coating on metallized surfaces of electronic component chips with an electronic component chip holder | |
| JPS6348414B2 (ja) | ||
| JPH07142845A (ja) | プリント配線板及びその製造方法 | |
| WO1987004008A1 (en) | Lead finishing for a surface mount package | |
| JPH0514553Y2 (ja) | ||
| JPS63285961A (ja) | 半導体搭載用基板 | |
| US6924440B2 (en) | Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board | |
| JP2745218B2 (ja) | 半導体搭載用基板 | |
| JPH06349561A (ja) | リード端子の配線基板への半田付け方法 | |
| JP3096816B2 (ja) | 電気的接続部材の製造方法 | |
| JPS63155689A (ja) | プリント基板の半田コ−テイング方法 | |
| JPH0223644A (ja) | 導体ピンを有する電子部品搭載用基板の製造方法 | |
| JPS599947A (ja) | 電子回路基板およびその製造方法 | |
| JPH04208510A (ja) | チップ型電子部品 | |
| JP2594075B2 (ja) | 角形電子部品の製造方法 | |
| JP2742785B2 (ja) | 半導体搭載基板用の導体ピン | |
| JPH03192793A (ja) | 電気回路部品の実装方法 | |
| JP2535034B2 (ja) | 電子部品搭載パッケ―ジへの端子部品半田付け方法 | |
| JP2591766Y2 (ja) | プリント基板 | |
| JPS6269698A (ja) | 電磁遅延線の製造方法 | |
| JPH066022A (ja) | 部品実装方法 | |
| JPH0855946A (ja) | 半導体装置並びに外部接続用リード及び配線パターン | |
| JPH04133492A (ja) | 印刷配線板の製造方法 | |
| JPS63174343A (ja) | プラスチツク・ピングリツドアレイ・パツケ−ジ |