JPS6347357B2 - - Google Patents
Info
- Publication number
- JPS6347357B2 JPS6347357B2 JP57178756A JP17875682A JPS6347357B2 JP S6347357 B2 JPS6347357 B2 JP S6347357B2 JP 57178756 A JP57178756 A JP 57178756A JP 17875682 A JP17875682 A JP 17875682A JP S6347357 B2 JPS6347357 B2 JP S6347357B2
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- layer
- mesa stripe
- semiconductor
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 21
- 230000003287 optical effect Effects 0.000 description 14
- 239000013078 crystal Substances 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005253 cladding Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000004781 supercooling Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
この発明は、半導体を用いた、光論理回路の主
要構成要素である光双安定素子に関する。
要構成要素である光双安定素子に関する。
光論理回路は、従来からの電気論理回路よりも
高速の動作が可能になる新しい論理回路として期
待され期礎的な検討がはじめられている。光論理
回路の主要な構成要素のひとつに、光双安定素子
があり、種々の構成が考案されているが、半導体
材料を用いるものがその高速性を最も良く生かせ
るものとして注目されている。その中に、二重ヘ
テロ（DH）構造の半導体レーザの電流注入部が
その共振器軸方向に途切れ途切れになるようにし
て不均一な電流分布を形成し、注入電流が小さい
部分での過飽和吸収効果により双安定動作を実現
したものである。これについては、河口氏等によ
りエレクトロニクスレターズ（Electronics
Letters）誌第17巻167頁から168頁に報告された
論文に詳しい。
高速の動作が可能になる新しい論理回路として期
待され期礎的な検討がはじめられている。光論理
回路の主要な構成要素のひとつに、光双安定素子
があり、種々の構成が考案されているが、半導体
材料を用いるものがその高速性を最も良く生かせ
るものとして注目されている。その中に、二重ヘ
テロ（DH）構造の半導体レーザの電流注入部が
その共振器軸方向に途切れ途切れになるようにし
て不均一な電流分布を形成し、注入電流が小さい
部分での過飽和吸収効果により双安定動作を実現
したものである。これについては、河口氏等によ
りエレクトロニクスレターズ（Electronics
Letters）誌第17巻167頁から168頁に報告された
論文に詳しい。
この構造の素子により光双安定動作が実現され
たが、この素子は電流注入の幅を限定して横モー
ドを制御するいわゆるプレーナ構造のために、横
モードが不安定であるばかりでなく、発振しきい
値が高く、室温での動作が困難であり、実用的な
素子とは言い難い。
たが、この素子は電流注入の幅を限定して横モー
ドを制御するいわゆるプレーナ構造のために、横
モードが不安定であるばかりでなく、発振しきい
値が高く、室温での動作が困難であり、実用的な
素子とは言い難い。
この発明の目的は、室温での低電流動作が可能
な光双安定素子を提供することにある。
な光双安定素子を提供することにある。
この発明によれば、活性層と第１、第２の半導
体層からなるバツフア層とクラツド層を含む細長
いメサストライプを、少なくともクラツド層とは
異なる導電型の第３の半導体層で埋め込んだ埋め
込み半導体レーザにおいて、メサストライプがそ
の長手方向に幅の広い部分と狭い部分を有し、か
つその幅の広い部分が第３の半導体層でおおわれ
ていることを特徴とする光双安定素子が得られ
る。
体層からなるバツフア層とクラツド層を含む細長
いメサストライプを、少なくともクラツド層とは
異なる導電型の第３の半導体層で埋め込んだ埋め
込み半導体レーザにおいて、メサストライプがそ
の長手方向に幅の広い部分と狭い部分を有し、か
つその幅の広い部分が第３の半導体層でおおわれ
ていることを特徴とする光双安定素子が得られ
る。
以下図面を参照してこの発明を詳しく説明す
る。
る。
第１図はこの発明の第１の実施例の活性層の形
状を示す断面図、第２図は第１図のＡ−A′及び
Ｂ−B′断面の断面図をそれぞれあらわす。この
実施例は、プレーナ型の埋め込みヘテロ構造半導
体レーザの活性層の形状として通常の２〜3μｍ
幅の部分に加えて５〜6μｍの広い部分をとびと
びに加えたものを採用している。プレーナ型の埋
め込みヘテロ構造半導体レーザは、活性層を含む
ストライプ状のメサをｐ及びｎ型半導体層で埋め
込もだもので、これについては、北村らにより昭
和56年10月19日付で出願された特許出願明細書に
詳しい。この実施例は以下のようにして製作され
る。
状を示す断面図、第２図は第１図のＡ−A′及び
Ｂ−B′断面の断面図をそれぞれあらわす。この
実施例は、プレーナ型の埋め込みヘテロ構造半導
体レーザの活性層の形状として通常の２〜3μｍ
幅の部分に加えて５〜6μｍの広い部分をとびと
びに加えたものを採用している。プレーナ型の埋
め込みヘテロ構造半導体レーザは、活性層を含む
ストライプ状のメサをｐ及びｎ型半導体層で埋め
込もだもので、これについては、北村らにより昭
和56年10月19日付で出願された特許出願明細書に
詳しい。この実施例は以下のようにして製作され
る。
まず通常の液相成長法により、ｎ−InPの基板
１０上に、ｎ−InPのバツフア層１１、ノンドー
プの活性層１２、ｐ−InPのクラツド層１３を形
成した二重ヘテロ基板に、フオトレジストを塗布
し、通常のフオトリソグラフイとエツチングとに
より幅5μｍの２本の溝２１ではさまれた第１図
に示した形状のストライプメサ２０を形成する。
続いて、この基板を成長炉に入れて２回目の結晶
成長を行なう。まずｐ−InPの第１の電流阻止層
１４、ｎ−InPの第２の電流阻止層１５を形成
し、続いてｐ−InPの埋め込み層１６、ｐ−
InGaAsPのキヤツプ層１７を形成する。この２
回目の結晶成長しておいて、ストライプメサ２０
のうちの幅の狭い部分２０ａでは、第２図ａに示
したように、第１、第２の電流阻止層１４，１５
はストライプメサ２０ａの上には成長しない。一
方、ストライプメサ２０のうちの幅の広い部分２
０ｂでは、第１、第２の電流阻止層１４ｂ，１５
ｂはストライプメサ２０ｂの上部にも成長する。
このような結晶成長の様子については前述の特許
出願明細書に詳しい。結晶成長終了後、キヤツプ
層１７の表面にAu−ZnのＰ側電極３１を、基板
１０の表面にAu−Ge−Niのｎ側電極を蒸着によ
り形成し、アロイして、ウエハーの製作を終了す
る。このウエハーを通常のへきかい法でメサスト
ライプ２０に直角に共振器面を形成し、素子が製
作される。この素子のｐ側電極３１を正に、ｎ側
電極３２を負にバイアスするとこの素子は、電流
入力あるいは光入力に対して安定な２準位を持
つ、光双安定素子として働く。それは、次の理由
による。
１０上に、ｎ−InPのバツフア層１１、ノンドー
プの活性層１２、ｐ−InPのクラツド層１３を形
成した二重ヘテロ基板に、フオトレジストを塗布
し、通常のフオトリソグラフイとエツチングとに
より幅5μｍの２本の溝２１ではさまれた第１図
に示した形状のストライプメサ２０を形成する。
続いて、この基板を成長炉に入れて２回目の結晶
成長を行なう。まずｐ−InPの第１の電流阻止層
１４、ｎ−InPの第２の電流阻止層１５を形成
し、続いてｐ−InPの埋め込み層１６、ｐ−
InGaAsPのキヤツプ層１７を形成する。この２
回目の結晶成長しておいて、ストライプメサ２０
のうちの幅の狭い部分２０ａでは、第２図ａに示
したように、第１、第２の電流阻止層１４，１５
はストライプメサ２０ａの上には成長しない。一
方、ストライプメサ２０のうちの幅の広い部分２
０ｂでは、第１、第２の電流阻止層１４ｂ，１５
ｂはストライプメサ２０ｂの上部にも成長する。
このような結晶成長の様子については前述の特許
出願明細書に詳しい。結晶成長終了後、キヤツプ
層１７の表面にAu−ZnのＰ側電極３１を、基板
１０の表面にAu−Ge−Niのｎ側電極を蒸着によ
り形成し、アロイして、ウエハーの製作を終了す
る。このウエハーを通常のへきかい法でメサスト
ライプ２０に直角に共振器面を形成し、素子が製
作される。この素子のｐ側電極３１を正に、ｎ側
電極３２を負にバイアスするとこの素子は、電流
入力あるいは光入力に対して安定な２準位を持
つ、光双安定素子として働く。それは、次の理由
による。
すなわちメサストライプ２０の幅の狭い部分２
０ａでは従来の埋め込みレーザと同様に活性層１
２に電流が注入されるのに対して、メサストライ
プ２０の幅の広い部分２０ｂでは、ｎ−InPの第
２の電流阻止層１５が活性層１２の上部を含めて
全面にわたつて形成されているので活性層１２に
電流が注入されることはない。そのため共振器軸
方向に不均一な電流注入がされることになり、共
振器中に可飽和吸収部分と利得部分が形成され、
光双安定動作が実現される。
０ａでは従来の埋め込みレーザと同様に活性層１
２に電流が注入されるのに対して、メサストライ
プ２０の幅の広い部分２０ｂでは、ｎ−InPの第
２の電流阻止層１５が活性層１２の上部を含めて
全面にわたつて形成されているので活性層１２に
電流が注入されることはない。そのため共振器軸
方向に不均一な電流注入がされることになり、共
振器中に可飽和吸収部分と利得部分が形成され、
光双安定動作が実現される。
この素子は従来の光双安定素子と異なり、活性
層が半導体層中に埋め込まれたいわゆる埋め込み
構造を有しているので、室温で容易に低い動作電
流で働かせることができる。この実施例では発振
しきい値が約40ｍＡであり、100ｍＡ以下の低い
電流で安定に動作させることができた。
層が半導体層中に埋め込まれたいわゆる埋め込み
構造を有しているので、室温で容易に低い動作電
流で働かせることができる。この実施例では発振
しきい値が約40ｍＡであり、100ｍＡ以下の低い
電流で安定に動作させることができた。
以上説明したように、この発明では、メサの上
抗の結晶成長の様子の考察にもとづき、プレーナ
型の埋め込み半導体レーザのメサストライプ幅を
部分的に応くして、その部分のメサの上に異なる
導電型の半導体層を積層させることにより、不均
一電流分布を実現し、光双安定素子を得ている。
メサ上の半導体層の結晶成長は、メサ幅と液相成
長融液の可飽和度に依存する。メサ幅が大きく可
飽和度が大きい程メサの上にも成長しやすくな
る。ここで採用した二相融液法では、メサ幅が約
5μｍ以上のときメサの上にも結晶成長する。よ
り飽和度が大きくとれる例えばスーパークーリン
グ法等ではもつと小さい幅のメサの上にも結晶が
成長する。したがつて、メサストライプの形状
は、例えば狭い部分の幅が2μｍ、広い部分の幅
が3.5μｍとしても良い。
抗の結晶成長の様子の考察にもとづき、プレーナ
型の埋め込み半導体レーザのメサストライプ幅を
部分的に応くして、その部分のメサの上に異なる
導電型の半導体層を積層させることにより、不均
一電流分布を実現し、光双安定素子を得ている。
メサ上の半導体層の結晶成長は、メサ幅と液相成
長融液の可飽和度に依存する。メサ幅が大きく可
飽和度が大きい程メサの上にも成長しやすくな
る。ここで採用した二相融液法では、メサ幅が約
5μｍ以上のときメサの上にも結晶成長する。よ
り飽和度が大きくとれる例えばスーパークーリン
グ法等ではもつと小さい幅のメサの上にも結晶が
成長する。したがつて、メサストライプの形状
は、例えば狭い部分の幅が2μｍ、広い部分の幅
が3.5μｍとしても良い。
第３図、第４図はこの発明の別の実施例のメサ
ストライプ２０の形状を示すための平面図をあら
わす。第３図の素子は、メサストライプ２０の幅
の広い部分２０ａを素子の中央部分に配置したも
のである。第４図の素子はメサストライプ２０を
幅の広い部分２０ａを狭い部分２０ｂがそれぞれ
１カ所づつ構成したものである。これらの形状の
メサストライプを埋め込んだ半導体レーザにおい
て、やはり光双安定素子としての動作が実現され
た。
ストライプ２０の形状を示すための平面図をあら
わす。第３図の素子は、メサストライプ２０の幅
の広い部分２０ａを素子の中央部分に配置したも
のである。第４図の素子はメサストライプ２０を
幅の広い部分２０ａを狭い部分２０ｂがそれぞれ
１カ所づつ構成したものである。これらの形状の
メサストライプを埋め込んだ半導体レーザにおい
て、やはり光双安定素子としての動作が実現され
た。
本発明は上記の基本的な実施例の他にいくつか
の変形が可能である。まず、畔導体としては
InP／InGaAsP系に限らない。また、メサストラ
イプを囲む溝の幅は5μｍよりもつと広くしても
良い。極端な場合には、溝が結晶の端まで延び
て、メサストライプのみが弧立する形になつても
良い。
の変形が可能である。まず、畔導体としては
InP／InGaAsP系に限らない。また、メサストラ
イプを囲む溝の幅は5μｍよりもつと広くしても
良い。極端な場合には、溝が結晶の端まで延び
て、メサストライプのみが弧立する形になつても
良い。
第１図はこの発明の第１の実施例の活性層を含
む面の平面図、第２図はその断面図、第３図、第
４図はこの発明の別の実施例の活性層を含む面の
平面図をそれぞれあらわす。 図において、１０……基板、１１……バツフア
層、１２……活性層、１３……クラツド層、１
４，１５……電流阻止層、１６……埋め込み層、
２０……メサストライプ、２０ａ……その狭い部
分、２０ｂ……その広い部分をそれぞれあらわ
す。
む面の平面図、第２図はその断面図、第３図、第
４図はこの発明の別の実施例の活性層を含む面の
平面図をそれぞれあらわす。 図において、１０……基板、１１……バツフア
層、１２……活性層、１３……クラツド層、１
４，１５……電流阻止層、１６……埋め込み層、
２０……メサストライプ、２０ａ……その狭い部
分、２０ｂ……その広い部分をそれぞれあらわ
す。
Claims (1)
- １ 活性層とその両面をはさんだよりエネルギー
ギヤツプが大きく屈折率が小さく互いに異なる導
電型の第１、第２の半導体層を含む細長いメサス
トライプを、少なくとも前記メサストライプの上
面の前記半導体層と異なる導電型の第３の半導体
層で埋め込んだ埋め込みヘテロ構造半導体レーザ
において、前記メサストライプの前記活性層を含
む面内の断面形状が前記メサストライプの長手方
向に幅の異なるものとなつており、かつ前記メサ
ストライプの前記幅の広い部分が前記第３の半導
体層でおおわれていることを特徴とする光双安定
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57178756A JPS5967679A (ja) | 1982-10-12 | 1982-10-12 | 光双安定素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57178756A JPS5967679A (ja) | 1982-10-12 | 1982-10-12 | 光双安定素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5967679A JPS5967679A (ja) | 1984-04-17 |
| JPS6347357B2 true JPS6347357B2 (ja) | 1988-09-21 |
Family
ID=16054042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57178756A Granted JPS5967679A (ja) | 1982-10-12 | 1982-10-12 | 光双安定素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5967679A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5087587A (en) * | 1986-02-13 | 1992-02-11 | Sharp Kabushiki Kaisha | Epitaxial growth process for the production of a window semiconductor laser |
-
1982
- 1982-10-12 JP JP57178756A patent/JPS5967679A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5967679A (ja) | 1984-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6347357B2 (ja) | ||
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JPS641075B2 (ja) | ||
| JPS61102086A (ja) | 半導体レ−ザ | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPS6034089A (ja) | 光双安定半導体レ−ザ | |
| JPH0578810B2 (ja) | ||
| JP4024319B2 (ja) | 半導体発光装置 | |
| JP2932690B2 (ja) | 光半導体素子の製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH0422034B2 (ja) | ||
| JPH0632324B2 (ja) | 光双安定半導体レ−ザ | |
| JPS59154088A (ja) | 半導体レ−ザ | |
| JP2003110195A (ja) | 半導体光素子及びその製造方法 | |
| JPS6358390B2 (ja) | ||
| JPS62179790A (ja) | 半導体レ−ザ | |
| JPS6318874B2 (ja) | ||
| JPS6148277B2 (ja) | ||
| JPS5944886A (ja) | 光双安定素子 | |
| JP2940185B2 (ja) | 埋め込み型半導体レーザ | |
| JPH02237190A (ja) | 半導体レーザ | |
| JPH01215087A (ja) | 半導体発光素子 | |
| JPS622717B2 (ja) | ||
| JPS61244082A (ja) | 半導体レ−ザ装置 | |
| JPH0563298A (ja) | 半導体レーザの製造方法 |