JPS61244082A - 半導体レ−ザ装置 - Google Patents
半導体レ−ザ装置Info
- Publication number
- JPS61244082A JPS61244082A JP8464185A JP8464185A JPS61244082A JP S61244082 A JPS61244082 A JP S61244082A JP 8464185 A JP8464185 A JP 8464185A JP 8464185 A JP8464185 A JP 8464185A JP S61244082 A JPS61244082 A JP S61244082A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- substrate
- outside
- layer
- cladding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、非点収差がなく、雑音特性が良好な半導体レ
ーザ装置に関するものである。
ーザ装置に関するものである。
半導体レーザのレーザ光分布（横モード）をストライプ
内部と外縁部との間の屈折率差で閉じこめた、いわゆる
屈折車道波形素子では、発振スペクトル線（縦モード）
が単一になる。上記のような素子を光ディスクに応用し
た場合には、光ディスクからの反射光による戻り光雑音
が発生する。
内部と外縁部との間の屈折率差で閉じこめた、いわゆる
屈折車道波形素子では、発振スペクトル線（縦モード）
が単一になる。上記のような素子を光ディスクに応用し
た場合には、光ディスクからの反射光による戻り光雑音
が発生する。
一方、上記ストライプ内部と外縁部との屈折率差が小さ
い素子では縦モードがマルチ化し戻り光雑音は発生しな
いが、活性層に対、して水平な方向と垂直な方向とにお
けるビームウェストの位置が異り、いｂゆる非点収差を
生じ、レーザビームを絞り込むことができないという欠
点がある。このため縦モードがマルチモードであって非
点収差がない素子が望まれる。したがって半導体レーザ
装置の光軸方向にストライプ領域の光導波構造を変化さ
せ、素子内部では屈折率差を小さくし、少なくとも一方
の端面近傍で屈折率差を大きくすれば、上記の目的を達
成することができる。このように素子の端面近傍の屈折
率差を大きくした素子については、既に、島田他、「リ
ブ光導波路モードフィルタ型Ｇ ａ Ａｌｌ Ａ ｓレ
ーザの特性」第３１回応用物理学会講演会（昭和５９年
）、および特公昭５４−５２７３号で報告されている。
い素子では縦モードがマルチ化し戻り光雑音は発生しな
いが、活性層に対、して水平な方向と垂直な方向とにお
けるビームウェストの位置が異り、いｂゆる非点収差を
生じ、レーザビームを絞り込むことができないという欠
点がある。このため縦モードがマルチモードであって非
点収差がない素子が望まれる。したがって半導体レーザ
装置の光軸方向にストライプ領域の光導波構造を変化さ
せ、素子内部では屈折率差を小さくし、少なくとも一方
の端面近傍で屈折率差を大きくすれば、上記の目的を達
成することができる。このように素子の端面近傍の屈折
率差を大きくした素子については、既に、島田他、「リ
ブ光導波路モードフィルタ型Ｇ ａ Ａｌｌ Ａ ｓレ
ーザの特性」第３１回応用物理学会講演会（昭和５９年
）、および特公昭５４−５２７３号で報告されている。
しかし上記に報告されている素子は、従来しばしば用い
られている基板の溝上に半導体層を積層した構造と異っ
ており、素子作製に際しては素子端面近傍の凹所の深さ
を制御することが難しく、かつ結晶成長を２回行わねば
ならず、その再現性の点で安定な構造とはいえなかった
。
られている基板の溝上に半導体層を積層した構造と異っ
ており、素子作製に際しては素子端面近傍の凹所の深さ
を制御することが難しく、かつ結晶成長を２回行わねば
ならず、その再現性の点で安定な構造とはいえなかった
。
本発明は、戻り光による雑音特性が良好で、かつ非点収
差がなく、低しきい電流の半導体レーザ装置を得ること
を目的とする。
差がなく、低しきい電流の半導体レーザ装置を得ること
を目的とする。
本発明による半導体レーザ装置は、半導体基板上にスト
ライプ状の溝を設け、該溝を埋めるように活性層を含む
多層の半導体層を積層した半導体レーザ装置において、
少なくとも一方の光出射端面近傍の溝の外側に、上記基
板表面より低い凹部を設け、該凹部を含むストライプ状
の溝外部に、上記基板と逆の導電形を有する電流阻止層
を設けたことにより、液相成長法の特性を利用して薄膜
形成を行い、光出射端面近傍の基板に近接するクランド
層および活性層の膜厚を薄くし、上記溝外縁部内外の屈
折率差を大きくすることにより非点収差をなくし、上記
素子内部では各層の膜厚が十分に厚いため、溝外縁部内
外の屈折率差が小さくなり、縦モードはマルチ化し戻り
光による雑音の発生が阻止される。しかも上記基板凹部
を含む溝の外側全域に、上記基板と逆の導電形を有する
電流阻止層を設けてしきい電流の低減をはかったもので
ある。
ライプ状の溝を設け、該溝を埋めるように活性層を含む
多層の半導体層を積層した半導体レーザ装置において、
少なくとも一方の光出射端面近傍の溝の外側に、上記基
板表面より低い凹部を設け、該凹部を含むストライプ状
の溝外部に、上記基板と逆の導電形を有する電流阻止層
を設けたことにより、液相成長法の特性を利用して薄膜
形成を行い、光出射端面近傍の基板に近接するクランド
層および活性層の膜厚を薄くし、上記溝外縁部内外の屈
折率差を大きくすることにより非点収差をなくし、上記
素子内部では各層の膜厚が十分に厚いため、溝外縁部内
外の屈折率差が小さくなり、縦モードはマルチ化し戻り
光による雑音の発生が阻止される。しかも上記基板凹部
を含む溝の外側全域に、上記基板と逆の導電形を有する
電流阻止層を設けてしきい電流の低減をはかったもので
ある。
つぎに本発明の実施例を図面とともに説明する。
第１図は本発明による半導体レーザ装置の一実施例を示
す断面図で、（ａ）は光出射端面近傍の断面図、（ｂ）
は中央部の断面図、第２図は上記実施例の基板平面図で
ある。第１図におけるｐ −ＧａＡｓ基板１上に、第２
図に示した凹部２（深さ０．５〜５−１破線で示した後
工程で形成予定の溝４の方向の幅１０〜１５０． 、上
記溝４と凹部２との間の距離１〜３０−）を通常のホト
リソグラフィ技術によ、って形成したＳｉｎ、マスクを
用い、化学エツチングを行って形成したのち、有機金属
気相成長法（ＭＯＣＶＤ法）によりｎ−ＧａＡｓ電流阻
止層３を形成する。本実施例では上記電流阻止層３の形
成にＭＯＣＶＤ法を用いたが、ＭＢＥ （Ｍｏｌｅｃｕ
ｌａｒ Ｂ ｅａｍ Ｅ ｐｉｔａｘｙ）法や気相成長
法を用いてもよく、また液相成長法によっても本発明の
構造を実現することは可能である。ただし、液相成長法
によるときはメルトバックや段差部の成長速度が速いた
め凹部の形状を保持することが難しく、上記電流阻止層
３の表面も傾斜がゆるやかになりやすい、したがって凹
部２を設ける効果が軽減されてしまう、電流阻止層３を
形成後、ホトリソグラフィ技術により溝４（幅２〜４ａ
ｍ、深さ１．５〜３．０ｕｍ）を形成する０本実施例で
は上記溝４の形成に化学エツチングを用いたが、ドライ
エツチングによって形成してもよい。その後、第１図（
ａ）および（ｂ）に示すように、ｐ−ＧａＡＱＡｓクラ
ッド層５、アンドープＧ ａ Ｍ Ａ ｓ活性層６、ｎ
−ＧａＡ立Ａｓクラッド層７、ｎ−ＧａＡｓキャップ層
８の各層を液相成長法を用いて順次成長させる。
す断面図で、（ａ）は光出射端面近傍の断面図、（ｂ）
は中央部の断面図、第２図は上記実施例の基板平面図で
ある。第１図におけるｐ −ＧａＡｓ基板１上に、第２
図に示した凹部２（深さ０．５〜５−１破線で示した後
工程で形成予定の溝４の方向の幅１０〜１５０． 、上
記溝４と凹部２との間の距離１〜３０−）を通常のホト
リソグラフィ技術によ、って形成したＳｉｎ、マスクを
用い、化学エツチングを行って形成したのち、有機金属
気相成長法（ＭＯＣＶＤ法）によりｎ−ＧａＡｓ電流阻
止層３を形成する。本実施例では上記電流阻止層３の形
成にＭＯＣＶＤ法を用いたが、ＭＢＥ （Ｍｏｌｅｃｕ
ｌａｒ Ｂ ｅａｍ Ｅ ｐｉｔａｘｙ）法や気相成長
法を用いてもよく、また液相成長法によっても本発明の
構造を実現することは可能である。ただし、液相成長法
によるときはメルトバックや段差部の成長速度が速いた
め凹部の形状を保持することが難しく、上記電流阻止層
３の表面も傾斜がゆるやかになりやすい、したがって凹
部２を設ける効果が軽減されてしまう、電流阻止層３を
形成後、ホトリソグラフィ技術により溝４（幅２〜４ａ
ｍ、深さ１．５〜３．０ｕｍ）を形成する０本実施例で
は上記溝４の形成に化学エツチングを用いたが、ドライ
エツチングによって形成してもよい。その後、第１図（
ａ）および（ｂ）に示すように、ｐ−ＧａＡＱＡｓクラ
ッド層５、アンドープＧ ａ Ｍ Ａ ｓ活性層６、ｎ
−ＧａＡ立Ａｓクラッド層７、ｎ−ＧａＡｓキャップ層
８の各層を液相成長法を用いて順次成長させる。
つぎにｎ電極９およびｐ電極１０を蒸着によって形成し
たのち、第２図に示す一点鎖線部分Ａにおいてへき関し
反射面を形成する。第１図（、）に示す光出射端面近傍
においては、溝４および両側の凹部２が液相成長法の特
性として結晶の成長速度が速く、したがって上記溝４や
凹部２に挟まれた凸部では形成される結晶の膜厚が相対
的に薄くなり、そのため７１図（ａ）の中央溝４上に形
成されたｐ−ＧａＡ１１Ａｓクラッド層５とアンドープ
Ｇ ａ Ａａ Ａ ｓ活性層６の膜厚は、第１図（ｂ）
に示す素子の中央部分の溝４上におけるクラッド層５と
活性層６の膜厚に較べて薄くなり、したがって光出射端
面近傍では、上記クラッド層５と活性層６の溝４外縁部
の内外で膜厚が異り、大きな屈折率差を生じるためレー
ザ光が閉じこめられ、出射光の非点収差が小さくなる。
たのち、第２図に示す一点鎖線部分Ａにおいてへき関し
反射面を形成する。第１図（、）に示す光出射端面近傍
においては、溝４および両側の凹部２が液相成長法の特
性として結晶の成長速度が速く、したがって上記溝４や
凹部２に挟まれた凸部では形成される結晶の膜厚が相対
的に薄くなり、そのため７１図（ａ）の中央溝４上に形
成されたｐ−ＧａＡ１１Ａｓクラッド層５とアンドープ
Ｇ ａ Ａａ Ａ ｓ活性層６の膜厚は、第１図（ｂ）
に示す素子の中央部分の溝４上におけるクラッド層５と
活性層６の膜厚に較べて薄くなり、したがって光出射端
面近傍では、上記クラッド層５と活性層６の溝４外縁部
の内外で膜厚が異り、大きな屈折率差を生じるためレー
ザ光が閉じこめられ、出射光の非点収差が小さくなる。
屈折率差を大きくするためにはｐ−ＧａＡｓ基板１の影
響を大きくする必要があるので、理論および実験値より
上記溝４上の外縁部におけるｐ−ＱａＡＱＡｓクラッド
層５の厚さを０．３４以下、活性層６の厚さを０．０７
Ｉ！ｍ以下にする必要がある。また第１図（ｂ）に示す
素子の中央部分ではｐ Ｇ ａ Ｍ Ａ ｓクラッド
層５も活性層６も厚さが厚く、溝外縁部の内外で屈折率
差が小さくなるため発振スペクトルがマルチモードとな
り、戻り光雑音は生じない、屈折率差を小さくするため
にはｐ−ＧａＡｓ基板１の影響を小さくする必要がある
ので、ｐ−ＧａＡｆｉＡｓクラッド層５の溝外縁部の厚
さを０．３−以上、活性層６の厚さを０．０７−以上に
する必要がある。なお、前者が０．７−以下、後者が０
．１７ｍ以下ではパルセーションを伴うマルチモードと
なり、さらに雑音が低減される。その他の層の厚さはｎ
−ＧａｕＡｓクラッド層７が０．８〜２．０４、ｎ−Ｇ
ａＡｓキャップ層８がＯ，Ｓ〜５．０−である。各層の
ＡｌｌＡｓ組成は上記クラッド層５および７が３５〜５
５％、活性層６が５〜２０％である。
響を大きくする必要があるので、理論および実験値より
上記溝４上の外縁部におけるｐ−ＱａＡＱＡｓクラッド
層５の厚さを０．３４以下、活性層６の厚さを０．０７
Ｉ！ｍ以下にする必要がある。また第１図（ｂ）に示す
素子の中央部分ではｐ Ｇ ａ Ｍ Ａ ｓクラッド
層５も活性層６も厚さが厚く、溝外縁部の内外で屈折率
差が小さくなるため発振スペクトルがマルチモードとな
り、戻り光雑音は生じない、屈折率差を小さくするため
にはｐ−ＧａＡｓ基板１の影響を小さくする必要がある
ので、ｐ−ＧａＡｆｉＡｓクラッド層５の溝外縁部の厚
さを０．３−以上、活性層６の厚さを０．０７−以上に
する必要がある。なお、前者が０．７−以下、後者が０
．１７ｍ以下ではパルセーションを伴うマルチモードと
なり、さらに雑音が低減される。その他の層の厚さはｎ
−ＧａｕＡｓクラッド層７が０．８〜２．０４、ｎ−Ｇ
ａＡｓキャップ層８がＯ，Ｓ〜５．０−である。各層の
ＡｌｌＡｓ組成は上記クラッド層５および７が３５〜５
５％、活性層６が５〜２０％である。
さらに本実施例では、ｐ−ＧａＡｓ基板１上に凹部２を
形成したのち、ｎ ＧａＡｓ電流阻止層３を形成する
ため、上記凹部２を含む溝４の外部全域に、Ｇ ａ Ａ
ｓ基板１と導電形が異る上記電流阻止層３が存在する
ことになり、そのため電流挟窄効果が大きく、しきい電
流を小さくすることができる。
形成したのち、ｎ ＧａＡｓ電流阻止層３を形成する
ため、上記凹部２を含む溝４の外部全域に、Ｇ ａ Ａ
ｓ基板１と導電形が異る上記電流阻止層３が存在する
ことになり、そのため電流挟窄効果が大きく、しきい電
流を小さくすることができる。
上記実施例で得られた素子は縦モードがマルチモードで
、戻り光量に関係なく、相対雑音強度がＩ Ｘ １０−
” Ｈｚ−”以下であった。また、パルセーションを伴
うマルチモード素子では相対雑音強度がＩ Ｘ １０−
” Ｈｚ−’以下であった。さらに電流阻止層３を上記
のように凹部２を含む溝４の外部全域に設けたことによ
って、しきい電流が６０ｍＡ （キャビティ長３００Ｉ
１ｍ）以下である素子が歩留りよく得られた。
、戻り光量に関係なく、相対雑音強度がＩ Ｘ １０−
” Ｈｚ−”以下であった。また、パルセーションを伴
うマルチモード素子では相対雑音強度がＩ Ｘ １０−
” Ｈｚ−’以下であった。さらに電流阻止層３を上記
のように凹部２を含む溝４の外部全域に設けたことによ
って、しきい電流が６０ｍＡ （キャビティ長３００Ｉ
１ｍ）以下である素子が歩留りよく得られた。
上記実施例ではＧａｕＡｓ／ＧａＡｓ系の材料について
説明したが他の材料系、例えばＩｎＧａＡｓＰ／ＩｎＰ
系、またはＩｎＧａＰ／ＧａＡｓ系などでも同様の効果
が期待できる。またｐ形とｎ形とを全く反転させても、
あるいは活性層６をｐ形またはｎ形にしても同様の効果
が得られる。
説明したが他の材料系、例えばＩｎＧａＡｓＰ／ＩｎＰ
系、またはＩｎＧａＰ／ＧａＡｓ系などでも同様の効果
が期待できる。またｐ形とｎ形とを全く反転させても、
あるいは活性層６をｐ形またはｎ形にしても同様の効果
が得られる。
上記のように本発明による半導体レーザ装置は、半導体
基板上にストライプ状の溝を設け、該溝を埋めるように
活性層を含む多層の半導体層を積層した半導体レーザ装
置において、少なくとも一方の光出射端面近傍の溝の外
側に、上記基板表面より低い凹部を設け、該凹部を含む
ストライプ状の溝外部に、上記基板と逆の導電形を有す
る電流阻止層を設けたことにより、光出射端面近傍の基
板に近接するクラッド層および活性層の膜厚は、液相成
長法を用いて薄膜形成を行うため溝外縁部における膜厚
が薄くなり、かつ活性層と基板との距離が小さくなり、
屈折率差が大きくなって非点収差をなくすことができる
。また、上記素子内部では溝外縁部の内外における屈折
率差を小さくしたことで縦モードをマルチ化し、戻り光
による雑音の発生を防ぐことができる。さらに上記基板
上に。
基板上にストライプ状の溝を設け、該溝を埋めるように
活性層を含む多層の半導体層を積層した半導体レーザ装
置において、少なくとも一方の光出射端面近傍の溝の外
側に、上記基板表面より低い凹部を設け、該凹部を含む
ストライプ状の溝外部に、上記基板と逆の導電形を有す
る電流阻止層を設けたことにより、光出射端面近傍の基
板に近接するクラッド層および活性層の膜厚は、液相成
長法を用いて薄膜形成を行うため溝外縁部における膜厚
が薄くなり、かつ活性層と基板との距離が小さくなり、
屈折率差が大きくなって非点収差をなくすことができる
。また、上記素子内部では溝外縁部の内外における屈折
率差を小さくしたことで縦モードをマルチ化し、戻り光
による雑音の発生を防ぐことができる。さらに上記基板
上に。
該基板の凹部を含む溝の外側全域に、上記基板と逆の導
電形を有する電流阻止層を設けたことにより、電流挟窄
効果を大きくシシきい電流を大幅に低減することができ
る。すなわち、本発明は上記のように、戻り光による雑
音特性が良好で、かつ非点収差がなく、低しきい電流の
半導体レーザ装置を得ることが可能である。
電形を有する電流阻止層を設けたことにより、電流挟窄
効果を大きくシシきい電流を大幅に低減することができ
る。すなわち、本発明は上記のように、戻り光による雑
音特性が良好で、かつ非点収差がなく、低しきい電流の
半導体レーザ装置を得ることが可能である。
第１図は本発明による半導体レーザ装置の一実施例を示
す断面図で、（ａ）は光出射端面近傍の断面図、（ｂ）
は中央部の断面図、第２図は上記実施例の基板平面図で
ある。 １・・・基板 ２・・・凹部３・・・電流
阻止層 ４・・・溝６・・・活性層
す断面図で、（ａ）は光出射端面近傍の断面図、（ｂ）
は中央部の断面図、第２図は上記実施例の基板平面図で
ある。 １・・・基板 ２・・・凹部３・・・電流
阻止層 ４・・・溝６・・・活性層
Claims (1)
- 半導体基板上にストライプ状の溝を設け、該溝を埋める
ように活性層を含む多層の半導体層を積層した半導体レ
ーザ装置において、少なくとも一方の光出射端面近傍の
溝の外側に、上記基板表面より低い凹部を設け、該凹部
を含むストライプ状の溝外部に、上記基板と逆の導電形
を有する電流阻止層を設けたことを特徴とする半導体レ
ーザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8464185A JPS61244082A (ja) | 1985-04-22 | 1985-04-22 | 半導体レ−ザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8464185A JPS61244082A (ja) | 1985-04-22 | 1985-04-22 | 半導体レ−ザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61244082A true JPS61244082A (ja) | 1986-10-30 |
Family
ID=13836314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8464185A Pending JPS61244082A (ja) | 1985-04-22 | 1985-04-22 | 半導体レ−ザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61244082A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5003358A (en) * | 1987-08-05 | 1991-03-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor light emitting device disposed in an insulating substrate |
-
1985
- 1985-04-22 JP JP8464185A patent/JPS61244082A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5003358A (en) * | 1987-08-05 | 1991-03-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor light emitting device disposed in an insulating substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4852110A (en) | Semiconductor laser of a refractive index-guided type and a process for fabricating the same | |
| US4821278A (en) | Inverted channel substrate planar semiconductor laser | |
| US5042046A (en) | Semiconductor laser device | |
| JP3326283B2 (ja) | 半導体レーザ装置 | |
| JPS61244082A (ja) | 半導体レ−ザ装置 | |
| JP2516953B2 (ja) | 半導体レ―ザ装置の製造方法 | |
| JPH03253089A (ja) | 半導体ダイオードレーザ及びその製造方法 | |
| JPH0671121B2 (ja) | 半導体レーザ装置 | |
| JP3075512B2 (ja) | 半導体レーザ素子 | |
| JP2564343B2 (ja) | 半導体レーザ装置 | |
| JP2912717B2 (ja) | 半導体レーザ装置 | |
| JP4024319B2 (ja) | 半導体発光装置 | |
| JPS6142188A (ja) | 半導体レ−ザ装置 | |
| JPS62256489A (ja) | 半導体レ−ザ装置 | |
| JPH01132191A (ja) | 半導体レーザ素子 | |
| JPS63142879A (ja) | 半導体レーザ及び半導体レーザの製造方法 | |
| JPS63110784A (ja) | 半導体レ−ザ | |
| JP2003110195A (ja) | 半導体光素子及びその製造方法 | |
| JPS6129183A (ja) | 半導体レ−ザ | |
| JPS6236888A (ja) | 半導体レ−ザ素子 | |
| JPH02178985A (ja) | 半導体レーザ素子 | |
| JPH02178987A (ja) | 半導体レーザ素子 | |
| JPH02174178A (ja) | 半導体レーザ素子 | |
| JPH05235467A (ja) | 半導体レーザ | |
| JPS62196889A (ja) | 半導体レ−ザ |