JPS634716B2 - - Google Patents
Info
- Publication number
- JPS634716B2 JPS634716B2 JP56075908A JP7590881A JPS634716B2 JP S634716 B2 JPS634716 B2 JP S634716B2 JP 56075908 A JP56075908 A JP 56075908A JP 7590881 A JP7590881 A JP 7590881A JP S634716 B2 JPS634716 B2 JP S634716B2
- Authority
- JP
- Japan
- Prior art keywords
- pull
- down resistor
- input terminal
- input
- transfer gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路（以下LSIと略す）に
関し、特にLSI上の入力端子の構成に関するもの
である。
関し、特にLSI上の入力端子の構成に関するもの
である。
従来、キーダイオードマトリツクスなどをLSI
の入力端子に入力する場合、外付け部品としてプ
ルダウン抵抗が必要であつた。
の入力端子に入力する場合、外付け部品としてプ
ルダウン抵抗が必要であつた。
又、プルダウン抵抗付きのLSIも電子式卓上計
算機用のLSIなど用途が限られたものにはある。
しかし、汎用として使用されるマイクロコンピユ
ータでは、何を入力信号として用いるかユーザー
が決定するため、プルダウン抵抗をあらかじめ
LSIに内蔵しておくと、ユーザーにとつて不便な
場合が起こつてくる。
算機用のLSIなど用途が限られたものにはある。
しかし、汎用として使用されるマイクロコンピユ
ータでは、何を入力信号として用いるかユーザー
が決定するため、プルダウン抵抗をあらかじめ
LSIに内蔵しておくと、ユーザーにとつて不便な
場合が起こつてくる。
本発明はこのような事情に鑑みてなされたもの
で、入力端子にプルダウン抵抗を外付する必要が
なく、しかも汎用性のある半導体集積回路を提供
することを目的とする。
で、入力端子にプルダウン抵抗を外付する必要が
なく、しかも汎用性のある半導体集積回路を提供
することを目的とする。
本発明によれば、入力端子と所定電位間にトラ
ンスフアーゲートを介して挿入されたプルダウン
抵抗及び前記トランスフアーゲートを制御するレ
ジスタを備えてなることを特徴とする半導体集積
回路が得られる。
ンスフアーゲートを介して挿入されたプルダウン
抵抗及び前記トランスフアーゲートを制御するレ
ジスタを備えてなることを特徴とする半導体集積
回路が得られる。
レジスタ出力によつてトランスフアーゲートの
導通／非導通を制御すれば、予め挿入されている
プルダウン抵抗を入力端子に接続するか、非接続
にするか選択できるので極めて便利である。
導通／非導通を制御すれば、予め挿入されている
プルダウン抵抗を入力端子に接続するか、非接続
にするか選択できるので極めて便利である。
次に実施例に従い、図面を用いて本発明を詳細
に説明する。
に説明する。
図は本発明の一実施例を示す回路接続図で、半
導体集積回路の入力端子とその周辺部分を示すも
のである。プルダウン抵抗７が入力端子１に接続
か非接続か選択できる様にトランスフアゲートと
して選択トランジスタ８を作つておく。プルダウ
ン抵抗７を入力端子１に接続したい場合、データ
バス４に“１”の信号を乗せ、レジスタの一種で
あるプルダウン接続モードフリツプフロツプ６へ
の入力命令時に“１”となる入力制御線５でプル
ダウン接続モードフリツプフロツプ６に“１”を
書き込めば選択トランジスタ８が導通になり入力
端子１にプルダウン抵抗７が接続され、入力端子
１に中間レベルが入力されても選択トランジスタ
８、プルダウン抵抗７を通して入力端子１は
“０”にレベルが設定され、入力バツフアーイン
バータ２は“０”を読み取り内部バス３へ伝達し
ていく。又プルダウン抵抗７を非接続にしたい場
合は、プルダウン抵抗接続モードフリツプフロツ
プ６に“０”を書き込めばよい。なおこの例では
プルダウン抵抗７のゲートは電源電位９として、
そのトランジスタの導通時の抵抗を抵抗分として
用いている。
導体集積回路の入力端子とその周辺部分を示すも
のである。プルダウン抵抗７が入力端子１に接続
か非接続か選択できる様にトランスフアゲートと
して選択トランジスタ８を作つておく。プルダウ
ン抵抗７を入力端子１に接続したい場合、データ
バス４に“１”の信号を乗せ、レジスタの一種で
あるプルダウン接続モードフリツプフロツプ６へ
の入力命令時に“１”となる入力制御線５でプル
ダウン接続モードフリツプフロツプ６に“１”を
書き込めば選択トランジスタ８が導通になり入力
端子１にプルダウン抵抗７が接続され、入力端子
１に中間レベルが入力されても選択トランジスタ
８、プルダウン抵抗７を通して入力端子１は
“０”にレベルが設定され、入力バツフアーイン
バータ２は“０”を読み取り内部バス３へ伝達し
ていく。又プルダウン抵抗７を非接続にしたい場
合は、プルダウン抵抗接続モードフリツプフロツ
プ６に“０”を書き込めばよい。なおこの例では
プルダウン抵抗７のゲートは電源電位９として、
そのトランジスタの導通時の抵抗を抵抗分として
用いている。
上記の様に、ユーザーのプログラムによりプル
ダウン抵抗７が入力端子１に接続か非接続かの選
択が可能となる。
ダウン抵抗７が入力端子１に接続か非接続かの選
択が可能となる。
本例ではマイクロコンピユータ内部の命令でプ
ルダウン抵抗接続モードフリツプフロツプ６をセ
ツト又はリセツトしたが、たとえばそのための端
子を設けて外部より制御することも可能である。
ルダウン抵抗接続モードフリツプフロツプ６をセ
ツト又はリセツトしたが、たとえばそのための端
子を設けて外部より制御することも可能である。
図は本発明の一実施例を示す回路接続図であ
り、１は入力端子、２は入力バツフアーインバー
タ、３は内部バスへ、４はデータバスへ接続され
る。５は入力制御線、６はプルダウン抵抗接続モ
ードフリツプフロツプ、７はプルダウン抵抗を構
成するトランジスタ、８は選択トランジスター、
９は電源電位。
り、１は入力端子、２は入力バツフアーインバー
タ、３は内部バスへ、４はデータバスへ接続され
る。５は入力制御線、６はプルダウン抵抗接続モ
ードフリツプフロツプ、７はプルダウン抵抗を構
成するトランジスタ、８は選択トランジスター、
９は電源電位。
Claims (1)
- １ 入力端子と所定電位間にトランスフアーゲー
トを介して挿入されたプルダウン抵抗及び前記ト
ランスフアゲートを制御するレジスタを備えてな
ることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56075908A JPS57190347A (en) | 1981-05-20 | 1981-05-20 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56075908A JPS57190347A (en) | 1981-05-20 | 1981-05-20 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57190347A JPS57190347A (en) | 1982-11-22 |
| JPS634716B2 true JPS634716B2 (ja) | 1988-01-30 |
Family
ID=13589901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56075908A Granted JPS57190347A (en) | 1981-05-20 | 1981-05-20 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57190347A (ja) |
-
1981
- 1981-05-20 JP JP56075908A patent/JPS57190347A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57190347A (en) | 1982-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0142013B2 (ja) | ||
| KR890005622A (ko) | 단일칩 마이크로 컴퓨터 | |
| JPS634716B2 (ja) | ||
| JPH02138612A (ja) | バスドライブ回路 | |
| JPH027528B2 (ja) | ||
| JPH0110654Y2 (ja) | ||
| JPH0430720Y2 (ja) | ||
| JPH0237067Y2 (ja) | ||
| KR890006511Y1 (ko) | 디엠에이씨의 버스사용 제어회로 | |
| JPH0258807B2 (ja) | ||
| JPH05291932A (ja) | 電子回路 | |
| JPH0213963B2 (ja) | ||
| JPS633171Y2 (ja) | ||
| JPS5844602U (ja) | 故障モ−ド判別回路 | |
| JPH0664622B2 (ja) | マイクロコンピユ−タ | |
| JPS62125712A (ja) | 入出力回路 | |
| JPS58182513U (ja) | 出力回路 | |
| JPH06237159A (ja) | 信号入力回路 | |
| JPS60192199U (ja) | プログラマブル選択回路 | |
| JPH0160792B2 (ja) | ||
| JPS5979366A (ja) | Ｃｐｕボ−ド | |
| JPS5882038U (ja) | シュミット回路 | |
| JPS5885220U (ja) | デ−タ読み取り回路 | |
| JPS6359113A (ja) | スイツチ入力回路 | |
| JPS62123554A (ja) | マルチプロセツサのリセツト方式 |