JPS6346987B2 - - Google Patents
Info
- Publication number
- JPS6346987B2 JPS6346987B2 JP55057393A JP5739380A JPS6346987B2 JP S6346987 B2 JPS6346987 B2 JP S6346987B2 JP 55057393 A JP55057393 A JP 55057393A JP 5739380 A JP5739380 A JP 5739380A JP S6346987 B2 JPS6346987 B2 JP S6346987B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- polycrystalline silicon
- semiconductor
- thin film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 239000010409 thin film Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000010408 film Substances 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 239000013078 crystal Substances 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 125000004437 phosphorous atom Chemical group 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910021339 platinum silicide Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 241000238557 Decapoda Species 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関する。
従来高速、低消費電力等の性能を有し且つ高集
積化された半導体装置において、多結晶シリコン
薄膜を用いることが一般化している。特に多結晶
シリコン薄膜を選択的に酸化することによつて互
いに絶縁分離された電極や配線として用いること
により、素子の寄生重容量、面積が低減され、高
性能、高集積度を有する半導体装置が可能となつ
てきている。
積化された半導体装置において、多結晶シリコン
薄膜を用いることが一般化している。特に多結晶
シリコン薄膜を選択的に酸化することによつて互
いに絶縁分離された電極や配線として用いること
により、素子の寄生重容量、面積が低減され、高
性能、高集積度を有する半導体装置が可能となつ
てきている。
又、集積回路等の半導体装置において、単結晶
シリコンのPN接合が順方向に導通するのに必要
な電圧より低い電圧で導通するダイオードが必要
となる場合が生じる。このようなダイオードとし
て製法の簡便さ、及び高周波における特性の良好
なことから、金属−半導体ダイオードが広く用い
られている。第１図は金属−半導体ダイオードを
有効に使用した半導体装置例の等価回路図であ
る。ここではNPNトランジスタ−のベースコレ
クタ接合に金属−半導体ダイオードの側路を設け
ることによつてベースコレクタ接合が大きく順方
向電圧となることを防ぎ、従つてベースに大信号
がかかる際においてもトランジスタ−のスイツチ
時間が速まる。
シリコンのPN接合が順方向に導通するのに必要
な電圧より低い電圧で導通するダイオードが必要
となる場合が生じる。このようなダイオードとし
て製法の簡便さ、及び高周波における特性の良好
なことから、金属−半導体ダイオードが広く用い
られている。第１図は金属−半導体ダイオードを
有効に使用した半導体装置例の等価回路図であ
る。ここではNPNトランジスタ−のベースコレ
クタ接合に金属−半導体ダイオードの側路を設け
ることによつてベースコレクタ接合が大きく順方
向電圧となることを防ぎ、従つてベースに大信号
がかかる際においてもトランジスタ−のスイツチ
時間が速まる。
一方、金属−半導体ダイオードを構成する為に
は高抵抗率の単結晶半導体と、金属又は金属シリ
サイドが接触している構造が不可欠である。とこ
ろが多結晶シリコン薄膜を選択的に酸化すること
によつて絶縁分離された電極配線を有する半導体
装置においては金属を被着させる段階において単
結晶シリコン基板は多結晶シリコン薄膜、又はシ
リコン酸化層の何れかによつて被われている。一
方多結晶シリコン薄膜の被着前の末だ単結晶シリ
コン基板の一部が露出している段階で金属−半導
体接合を形成したとしても、その後の多結晶シリ
コン薄膜の酸化という高温の熱処理の過程におい
て、接合は破壊されてしまう。何れにせよ、多結
晶シリコン薄膜電極を有するこの種の既存の半導
体装置においては金属−半導体接合を組み込むこ
とは不可能である。
は高抵抗率の単結晶半導体と、金属又は金属シリ
サイドが接触している構造が不可欠である。とこ
ろが多結晶シリコン薄膜を選択的に酸化すること
によつて絶縁分離された電極配線を有する半導体
装置においては金属を被着させる段階において単
結晶シリコン基板は多結晶シリコン薄膜、又はシ
リコン酸化層の何れかによつて被われている。一
方多結晶シリコン薄膜の被着前の末だ単結晶シリ
コン基板の一部が露出している段階で金属−半導
体接合を形成したとしても、その後の多結晶シリ
コン薄膜の酸化という高温の熱処理の過程におい
て、接合は破壊されてしまう。何れにせよ、多結
晶シリコン薄膜電極を有するこの種の既存の半導
体装置においては金属−半導体接合を組み込むこ
とは不可能である。
本発明の目的は金属−半導体ダイオードを内蔵
した多結晶シリコン薄膜を含む高速化ならしめた
半導体装置を提供することにある。
した多結晶シリコン薄膜を含む高速化ならしめた
半導体装置を提供することにある。
即ち本発明による半導体装置は、半導体基板上
の一主面上に設けられ選択的に酸化された領域に
よつて分離された多結晶シリコン薄膜に金属−半
導体ダイオードを設けたことを特徴とする。
の一主面上に設けられ選択的に酸化された領域に
よつて分離された多結晶シリコン薄膜に金属−半
導体ダイオードを設けたことを特徴とする。
第２図を参照して本発明の実施例を説明する。
Ｎ型半導体基板１０１上に所望の開口部１０
４，１０６，１０７を有する絶縁被膜１０５を被
着させる。絶縁被膜としては半導体基板１０１を
熱酸化して得られるシリコン酸化膜等が使用され
ている−（第２図Ａ）。次に開口部１０６，１０４
をフオトレジスト１０８で被つた後、Ｐ型不純物
のイオン打込みを行ないベース領域１０２を形成
する−（第２図Ｂ）。この際絶縁被膜１０５及びフ
オトレジスト１０８が打込まれる不純物に対して
マスク作用をする為に不純物は開口部１０７直下
の半導体基板中のみに入る。次に絶縁被膜１０５
及び開口部１０４，１０６，１０７によつて露出
された半導体基板表面の全面に多結晶シリコン薄
膜１０９を気相成長により被着させる。次に多結
晶シリコン薄膜の表面にシリコン窒化膜１１０を
被着させ将来の電極配線路となる領域上の部分を
除くすべてのシリコン窒化膜を除去する（第２図
Ｃ）。その後シリコン窒化膜１１０をマスクとし
て熱酸化処理により多結晶シリコン薄膜をシリコ
ン酸化層１１５に変換する。この際にシリコン窒
化膜１１０で被われた部分の多結晶シリコン薄膜
１０９は酸化されず、互にシリコン酸化物１１５
により絶縁された将来の電極配線路となる多結晶
シリコン薄膜領域１１１，１１２，１１３，１１
４が形成される−（第２図Ｄ）。次に領域１１３上
のシリコン窒化膜のみを除去しこの領域及びその
直下の単結晶基板中にボロン原子を熱拡散法によ
り導入する。ここで単結晶基板１０２中の外部ベ
ース領域の層抵抗値が低くめられるとともに、多
結晶シリコンベース電極配線路が形成されること
となる−（第２図Ｅ）。次に１１１，１１２上のシ
リコン窒化膜を除去し、これら領域１１１，１１
２及びその直下のシリコン基板中にリン原子を熱
拡散法により導入する。領域１１２及びその直下
のシリコン基板中に導入されたリン原子は多結晶
コレクター電極配線路を形成すると共に単結晶基
板におけるコレクタ寄生抵抗を低くする。一方領
域１１２及びその直下のシリコン基板中に導入さ
れたリン原子は多結晶エミツタ配線路と単結晶中
のエミツタ領域１０３を形成する。尚領域１１３
の表面はボロン原子の押込みの際に形成されたシ
リコン酸化膜で被われている為リン原子は導入さ
れない−（第２図Ｆ）。
４，１０６，１０７を有する絶縁被膜１０５を被
着させる。絶縁被膜としては半導体基板１０１を
熱酸化して得られるシリコン酸化膜等が使用され
ている−（第２図Ａ）。次に開口部１０６，１０４
をフオトレジスト１０８で被つた後、Ｐ型不純物
のイオン打込みを行ないベース領域１０２を形成
する−（第２図Ｂ）。この際絶縁被膜１０５及びフ
オトレジスト１０８が打込まれる不純物に対して
マスク作用をする為に不純物は開口部１０７直下
の半導体基板中のみに入る。次に絶縁被膜１０５
及び開口部１０４，１０６，１０７によつて露出
された半導体基板表面の全面に多結晶シリコン薄
膜１０９を気相成長により被着させる。次に多結
晶シリコン薄膜の表面にシリコン窒化膜１１０を
被着させ将来の電極配線路となる領域上の部分を
除くすべてのシリコン窒化膜を除去する（第２図
Ｃ）。その後シリコン窒化膜１１０をマスクとし
て熱酸化処理により多結晶シリコン薄膜をシリコ
ン酸化層１１５に変換する。この際にシリコン窒
化膜１１０で被われた部分の多結晶シリコン薄膜
１０９は酸化されず、互にシリコン酸化物１１５
により絶縁された将来の電極配線路となる多結晶
シリコン薄膜領域１１１，１１２，１１３，１１
４が形成される−（第２図Ｄ）。次に領域１１３上
のシリコン窒化膜のみを除去しこの領域及びその
直下の単結晶基板中にボロン原子を熱拡散法によ
り導入する。ここで単結晶基板１０２中の外部ベ
ース領域の層抵抗値が低くめられるとともに、多
結晶シリコンベース電極配線路が形成されること
となる−（第２図Ｅ）。次に１１１，１１２上のシ
リコン窒化膜を除去し、これら領域１１１，１１
２及びその直下のシリコン基板中にリン原子を熱
拡散法により導入する。領域１１２及びその直下
のシリコン基板中に導入されたリン原子は多結晶
コレクター電極配線路を形成すると共に単結晶基
板におけるコレクタ寄生抵抗を低くする。一方領
域１１２及びその直下のシリコン基板中に導入さ
れたリン原子は多結晶エミツタ配線路と単結晶中
のエミツタ領域１０３を形成する。尚領域１１３
の表面はボロン原子の押込みの際に形成されたシ
リコン酸化膜で被われている為リン原子は導入さ
れない−（第２図Ｆ）。
次に１１４上のシリコン窒化物を除去し多結晶
シリコン薄膜を露出させて金属を被着させた後熱
処理をすることによりこの金属を金属シリサイド
１１７に変換する−（第２図Ｇ）この際この金属
シリサイドが低い抵抗率を有し、そしてここに金
属−半導体ダイオードが形成される。多結晶シリ
コン薄膜と金属−半導体接触するように被着する
金属の種類を選ぶことが必要である。好ましい金
属の例としては白金、アルミ及び層状に用いた両
方の金属等が挙げられる。一方金属−半導体接合
の形成を第２図Ｇの工程で説明した多結晶電極配
線路上への金属シリサイドの形成を同時に行うこ
とも可能である。即ち１１４上のシリコン窒化膜
を除去し、多結晶シリコン薄膜を露出させた後、
金表面をエツチングして多結晶シリコン電極配線
路１１１，１１２，１１３上のシリコン酸化物を
除去する。このときシリコン酸化層１１５が除去
されないようにエツチング時間を制御しなければ
ならないのはもちろんである。次に装置の表面全
体に白金を蒸着した後600℃15分程度の熱処理を
加える。ここで多結晶シリコン電極配線路１１
１，１１２，１１３及び多結晶シリコン薄膜露出
部上１１４には白金シリサイド層１１７が形成さ
れる。シリコン酸化層上１１５に残存している不
用の白金は装置の表面全体を王水でエツチングす
ることによつて取り除かれる。電極配線路１１
１，１１２，１１３上の白金シリサイド層は各々
の下地多結晶シリコンとオーム接続し、領域１１
４上の白金シリサイドは下地の多結晶シリコンと
障壁電位0.82eVを有する金属−半導体接続をす
る−（第２図Ｈ）。ここで更に領域１１４の白金シ
リサイド層上にアルミを被着させ500℃15分程度
の熱処理を加え障壁電位0.72eVを有するアルミ、
白金、シリコンの三元合金と多結晶シリコン基板
との金属−半導体ダイオードを得ることも可能で
ある。次に装置として完成させるには装置表面を
気相成長等による絶縁被膜１１８で被い必要な部
分に開口部を設けて上層の配線１１９又はボンデ
イングパツドを接続する−（第２図Ｉ）。
シリコン薄膜を露出させて金属を被着させた後熱
処理をすることによりこの金属を金属シリサイド
１１７に変換する−（第２図Ｇ）この際この金属
シリサイドが低い抵抗率を有し、そしてここに金
属−半導体ダイオードが形成される。多結晶シリ
コン薄膜と金属−半導体接触するように被着する
金属の種類を選ぶことが必要である。好ましい金
属の例としては白金、アルミ及び層状に用いた両
方の金属等が挙げられる。一方金属−半導体接合
の形成を第２図Ｇの工程で説明した多結晶電極配
線路上への金属シリサイドの形成を同時に行うこ
とも可能である。即ち１１４上のシリコン窒化膜
を除去し、多結晶シリコン薄膜を露出させた後、
金表面をエツチングして多結晶シリコン電極配線
路１１１，１１２，１１３上のシリコン酸化物を
除去する。このときシリコン酸化層１１５が除去
されないようにエツチング時間を制御しなければ
ならないのはもちろんである。次に装置の表面全
体に白金を蒸着した後600℃15分程度の熱処理を
加える。ここで多結晶シリコン電極配線路１１
１，１１２，１１３及び多結晶シリコン薄膜露出
部上１１４には白金シリサイド層１１７が形成さ
れる。シリコン酸化層上１１５に残存している不
用の白金は装置の表面全体を王水でエツチングす
ることによつて取り除かれる。電極配線路１１
１，１１２，１１３上の白金シリサイド層は各々
の下地多結晶シリコンとオーム接続し、領域１１
４上の白金シリサイドは下地の多結晶シリコンと
障壁電位0.82eVを有する金属−半導体接続をす
る−（第２図Ｈ）。ここで更に領域１１４の白金シ
リサイド層上にアルミを被着させ500℃15分程度
の熱処理を加え障壁電位0.72eVを有するアルミ、
白金、シリコンの三元合金と多結晶シリコン基板
との金属−半導体ダイオードを得ることも可能で
ある。次に装置として完成させるには装置表面を
気相成長等による絶縁被膜１１８で被い必要な部
分に開口部を設けて上層の配線１１９又はボンデ
イングパツドを接続する−（第２図Ｉ）。
以上実施例をもつて示したように、本発明は選
択的に酸化することによつて絶縁分離された多結
晶シリコン薄膜電極を有する半導体装置において
多結晶シリコン薄膜に金属−半導体ダイオードを
設けることにより、この種の電極を有する装置の
持つ、小型、高性能、簡便な製法等の利点を損な
うことなく金属−半導体ダイオードを組み込むこ
とを可能にするものである。
択的に酸化することによつて絶縁分離された多結
晶シリコン薄膜電極を有する半導体装置において
多結晶シリコン薄膜に金属−半導体ダイオードを
設けることにより、この種の電極を有する装置の
持つ、小型、高性能、簡便な製法等の利点を損な
うことなく金属−半導体ダイオードを組み込むこ
とを可能にするものである。
第１図は半導体−金属ダイオードを有する半導
体装置の等価回路図であり第２図Ａ〜Ｉは本発明
の実施例の半導体装置をその製造工程に沿つて示
す断面図である。 図中において、１０１……Ｎ型単結晶シリコン
基板、１０２……Ｐ型ベース領域、１０３……Ｎ
型エミツタ領域、１０５，１１８……絶縁被膜、
１０４，１０６，１０７……絶縁被膜における開
口部、１０８……フオトレジスト、１０９……多
結晶シリコン薄膜、１１０……シリコン窒化膜、
１１１，１１２，１１３，１１４……多結晶シリ
コン電極配線路、１１５……シリコン酸化膜、１
１７……金属シリサイド、１１９……上層金属配
線を示す。
体装置の等価回路図であり第２図Ａ〜Ｉは本発明
の実施例の半導体装置をその製造工程に沿つて示
す断面図である。 図中において、１０１……Ｎ型単結晶シリコン
基板、１０２……Ｐ型ベース領域、１０３……Ｎ
型エミツタ領域、１０５，１１８……絶縁被膜、
１０４，１０６，１０７……絶縁被膜における開
口部、１０８……フオトレジスト、１０９……多
結晶シリコン薄膜、１１０……シリコン窒化膜、
１１１，１１２，１１３，１１４……多結晶シリ
コン電極配線路、１１５……シリコン酸化膜、１
１７……金属シリサイド、１１９……上層金属配
線を示す。
Claims (1)
- １ 半導体基板の一主面に設けられたコレクタ領
域と、該コレクタ領域内に設けられたベース領域
と、該ベース領域内に設けられたエミツタ領域
と、前記コレクタ領域、前記ベース領域および前
記エミツタ領域の前記一主面側の各々の表面にそ
れぞれ接する電極配線層と、前記ベース領域と前
記コレクタ領域との間に接続された金属−半導体
ダイオードとを有する半導体装置において、前記
金属−半導体ダイオードは前記半導体基板の前記
一主面側の表面上に設けられた多結晶シリコン薄
膜と該多結晶シリコン薄膜上に形成された金属層
との接合で構成されていることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5739380A JPS56153757A (en) | 1980-04-30 | 1980-04-30 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5739380A JPS56153757A (en) | 1980-04-30 | 1980-04-30 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56153757A JPS56153757A (en) | 1981-11-27 |
| JPS6346987B2 true JPS6346987B2 (ja) | 1988-09-20 |
Family
ID=13054369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5739380A Granted JPS56153757A (en) | 1980-04-30 | 1980-04-30 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56153757A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5135289A (ja) * | 1974-09-20 | 1976-03-25 | Hitachi Ltd | Handotaisochi |
| JPS51116679A (en) * | 1975-04-05 | 1976-10-14 | Fujitsu Ltd | Diode |
| JPS5382275A (en) * | 1976-12-28 | 1978-07-20 | Fujitsu Ltd | Production of semiconductor device |
| JPS53123673A (en) * | 1977-04-04 | 1978-10-28 | Nec Corp | Manufacture of semiconductor device |
| JPS5563821A (en) * | 1978-11-06 | 1980-05-14 | Nec Corp | Semiconductor device |
-
1980
- 1980-04-30 JP JP5739380A patent/JPS56153757A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5135289A (ja) * | 1974-09-20 | 1976-03-25 | Hitachi Ltd | Handotaisochi |
| JPS51116679A (en) * | 1975-04-05 | 1976-10-14 | Fujitsu Ltd | Diode |
| JPS5382275A (en) * | 1976-12-28 | 1978-07-20 | Fujitsu Ltd | Production of semiconductor device |
| JPS53123673A (en) * | 1977-04-04 | 1978-10-28 | Nec Corp | Manufacture of semiconductor device |
| JPS5563821A (en) * | 1978-11-06 | 1980-05-14 | Nec Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56153757A (en) | 1981-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH088224B2 (ja) | 集積回路のコンタクト及び内部接続線の形成方法 | |
| US4982244A (en) | Buried Schottky clamped transistor | |
| US4404737A (en) | Method for manufacturing a semiconductor integrated circuit utilizing polycrystalline silicon deposition, oxidation and etching | |
| JPS6256670B2 (ja) | ||
| US4691436A (en) | Method for fabricating a bipolar semiconductor device by undercutting and local oxidation | |
| JPH01202841A (ja) | 半導体集積回路装置及びその製造方法 | |
| US5068710A (en) | Semiconductor device with multilayer base contact | |
| US3436616A (en) | Ohmic contact consisting of a bilayer of gold and molybdenum over an alloyed region of aluminum-silicon | |
| JPS5950104B2 (ja) | ハンドウタイソウチ | |
| JPS6346987B2 (ja) | ||
| JPH06204167A (ja) | 半導体装置の製造方法 | |
| JP2611443B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS5968963A (ja) | 半導体装置及びその製造方法 | |
| JPS6356708B2 (ja) | ||
| JPH0318738B2 (ja) | ||
| JPS6120141B2 (ja) | ||
| JP3372109B2 (ja) | 半導体装置 | |
| JP2867537B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0222544B2 (ja) | ||
| JPS5984468A (ja) | 半導体装置 | |
| JP2822382B2 (ja) | 半導体装置及びその製造方法 | |
| JP3114307B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63104448A (ja) | 半導体集積回路装置 | |
| JPS6239538B2 (ja) | ||
| JPS5980968A (ja) | 半導体集積回路装置の製造方法 |