JPS6346819A - ヴイタビ複号方式 - Google Patents

ヴイタビ複号方式

Info

Publication number
JPS6346819A
JPS6346819A JP61189561A JP18956186A JPS6346819A JP S6346819 A JPS6346819 A JP S6346819A JP 61189561 A JP61189561 A JP 61189561A JP 18956186 A JP18956186 A JP 18956186A JP S6346819 A JPS6346819 A JP S6346819A
Authority
JP
Japan
Prior art keywords
path
memory circuit
synthesized
decoding
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61189561A
Other languages
English (en)
Inventor
Masato Tajima
田島 正登
Hideo Suzuki
秀夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61189561A priority Critical patent/JPS6346819A/ja
Priority to PCT/JP1987/000207 priority patent/WO1987006081A1/ja
Priority to US07/143,169 priority patent/US4905317A/en
Priority to GB8728157A priority patent/GB2198615B/en
Publication of JPS6346819A publication Critical patent/JPS6346819A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、ヴィタビ復号方式に関する。
(従来の技術) たたみ込み符号に対するヴィタビ復号法は、対象とする
たたみ込み符号の構造を表現する第2図のようなトレリ
ス線図を基に、送信パスとして最も確からしいパスをそ
の候補として常に含む複数の生き残りパス(トレリス線
図上の各状態に対して1本)を順次更新しながら記憶し
ていくものである。
このような生き残りパスは、トレリス線図上の各時刻毎
に、各々の状態に対し、受信データ系列に最も近いもの
として記憶されるが、その具体的方法はトレリス線図の
セル構造(第3図)を利用し、隣接時刻間の状態遷移情
報(すなわち、時刻CR+1)の状態X  が一時刻前
の2つの状態R+1 x  、x  ’のいずれから遷移したと考えるのがR
I? 尤も確からしいという1ビツトの情報)という形で、有
限長にわたって記憶するものである。以下では、この情
報をパス選択信号と呼ぶことにする。
従って、このような形で記憶された生き残りパスを基に
、復号する場合、各信号ステップ毎に、記憶されたパス
選択信号に従って、時間方向を逆向きにさかのぼり、生
き残りパスの最終段(最もも過去のデータ)へ到着する
通常“トレースバック”と呼ばれる逆向きの追跡動作を
必要とする。
第4図は、パスメモリ回路を、ランダムアクセスメモリ
により実現したときの上記動作の概念図であり、縦軸方
向がトレリスの状態、また横軸方向が時間に対応してる
このようなパスメモリ回路上の一段のトレースバックは
基本的にはパスメモリ回路からのパス選択信号の読み出
しに対応しており、特にパス長が長いとき、メモリへの
アクセス回路が非常に多くなり、高速化が困難になると
いう欠点があった。
(発明が解決しようとする問題点) このように、従来の技術では、復号に際し、パスメモリ
回路へのアクセス回数が非常に多くなり、復号動作の高
速化を阻害していた。
そこで、この発明は、トレースバックにおけるパスメモ
リ回路へのアクセス回数を減少させ、高速のヴィタビ復
号方式を提供することを目的とする。
[発明の構成コ (問題点を解決するための手段) この発明は、パス選択信号(1時刻間の状態遷移情報)
を複数時刻間にわたって合成することにより、複数時刻
間にわたる状態遷移情報を合成し、これをパスメモリ回
路へ記憶することにより、従来に比べて非常に少ない、
パスメモリ回路へのアクセスにより生き残りパスの最終
段までトレースバックし、これにより高速復号動作を実
現しようとするものである。
(作 用) この発明の着眼点は、以下のようである。すなわち、パ
ス選択信号は、隣接時刻間、従って一時刻間の状a遷移
情報を表現しており、これを記憶したパスメモリ回路で
は、1段毎のトレースバックの積み重ねにより生き残り
パスをさかのぼるしかない。
ところが複数時刻間のわたる状態遷移情報を扱うように
すれば、1回のメモリアクセスにより複数段ジャンプし
てバックすることができ、従って少ないパスメモリ回路
へのアクセスにより生き残すパスの最終段までさかのぼ
ることができる。
(実施例) 本発明の基本となるパス選択信号の合成法について、−
膜性を失うことなく、r−’  K−32。
の符号を使って説明する。
K−13−1 に−3より、符号トレリスは、2−2 −22−4状態によって表現される。
今、時刻Vにおける各状態に対するパス選択信号を、j
  (L)〜J 3 (L)と書くことにする。これは
、各状態に対する生き残りパスが次の形で終了している
ことを示している。
・・jo(v)00 ・・・Jl(V)01 ・・・j2(V)10 ・・・J3(V)11 従ってこれは、次の状態遷移と等価である。
(JO(V) O) =(O0) (jl(v)O)→(ol) (j2(v)l)→(1o) (j3 (V) 1) =(11) この原理を使って、2つの時刻におけるパス選択信号を
合成することが出来る。具体例としてj  (v) −
1j(、(v+1) −1jl(v) −0jl (v
+1) −0j2 (v) =Oj2 (v+1> −
1J  (v) −1J3 (v+1) =0を考える
tmvの条件より (10)→ (00) (00)→ (01) (01)→ (1o) (11)→ (11) 又、i−y+lの条件より (10) →  (O0) (00)  → (01) (11)→ (10) (01) → (11) 故に、2つを合成すると、 v 十(v+1) (01)→ (OO) (10)→ (01) (11)→ (10) (00)→ (11) (※) これは、時刻L+1におけるトレリス上の状態“00″
へは、2時刻前の状態“01”より遷移すること、同じ
く、時刻(v+1)におけるトレリス上の状態“01″
へは2時刻前の状態“10”より遷移すること等を表わ
している。
実は、このような合成は、次のような手順で容易に達成
す′ることかできる。
スタート  y     y+1 j  1(v)      j  I(V+1)すなわ
ち、第3図のセル構造と組み合わせることにより、 JO(V)−1は、 遷移 2→Oを表わしjl(v)
=Oは、 遷移 0−1 を表わしj2(v)−0は、
 遷移 1−2 を表わしJ3(V)−1は、 遷移 
3−3 を表わすことになる。
よって、これに従ってスタートの数字の組を入れ換えれ
ばよい。
t−L+ 1においても全く同様である。
このようにして得られた並び(ol)は先に合成した(
※)に一致している。
なお、最後に述べた合成の手段は、パス選択信号の得ら
れる順序に従って、前向きに合成する方法なので、デー
タ処理の手続上非常に都合がよい。
次に、今述べた合成の手続を利用し、具体的に得られる
パス選択信号を複数時刻間にわたる状態遷移情報へ合成
し、これらの合成データに基づいたトレースバックが従
来のトレースバックと本質的に同一であることを確認し
ておく。
具体例として、次のように、パス選択信号が得られるこ
とを仮定する。
”00°’(o)   t   i   o   t 
  。
”Of”(1)   0  0  1  0  1”1
0”(2)   0  1  1  0  1”11”
(3)   l   0  1  0  0v+5  
 v+(1v+7 1   0    〇 一般性を失うことなく、今、仮りに2ステツプづつ合成
する場合を考える。
v   y+1  スタートv +(v+1)0  0
   (OL)   (00)   (10)(a) V+2  V+3  スタート    (v+2)+(
v+3)o   1   (On)   (00)  
 (11)1  0   (Of)   (10)  
 (00)(b) v+4  v+5  スタート(V+4)+(V+5)
t     o     (01)    (10) 
   (00)(C) y+li  v+7  スタート    (v+6)+
(v+7)0    0     (00)    (
00)    <00)1    1     (ot
)    (10)    (01)0    1  
   (10)    (Of)    (01)0 
   0     (11)    (Of)    
(10)(d) ゆえに (a)     (b)     (c)     (
d)これをトレースバックすると (00) −(00) −(11)→(OO)(10)
→ (00)→ (11)→ (00)(11)→(旧
) −(DO) −(01)一方、もともとのパス選択
信号に基づいて従来法によりトレースバックする。
v      v +l     v +2     
y +3L+3     v+4     v+5  
   v+6     v+7i     o    
o    o    。
0   1    0    1、    10   
0    1   0    Dゆえに v +7    v −1 (Go)  −(00) (Ol)  → (00) (lO)  → (00) これは、先の合成法の結果と一致する。ゆえに、パス選
択信号を複数時間にわたって合成したデータによっても
矛盾なくトレースバック実現することがきる。
以上より次の方法を採用することができる。
手順1 複数時間区間にわたる合成された状態遷移情報
を生成する。
手順2 これらの合成された状態遷移情報に基づいてト
レースバックする。
先の例題で示すと 1   0   0    ’l    0合成遷移 
   合成遷移 v+4     v+5     v+6     v
+7(11)−(10)      (10)→ (1
0)(00)→ (11)      (1,0)−(
11)(00)−(Of)      (01)−(0
1)(Of、)−(10)      (Of)−(1
0)ゆえに、パルスメモリ回路の構成は次のようになる
一時 刻− v 、v+1.  v+2.v+3 v+4.v+5 
v+B、v+7以下の説明のために、例えば状態”00
”と、時刻r、r+1の交点にあるデータ01をf o
、 (L) 、状態”00”を時刻L+2、L+3との
交点のデータ11をで。(L+2)等と書くことにする
次に、パスメモリ回路にランダムアクセスメモリを使っ
たより詳細な実施例について説明する。
復号手順を具体的にするためには、復号器演算部より得
られるパス選択信号をもとに、これらの合成、合成され
た遷移情報のパスメモリ回路への書き込み、トレースバ
ックのためのパスメモリ回路からの読み出し、そして、
最終的な復号法等についてタイムチャートを表現すれば
十分である。
第1図は、r ” 2、K −3の符号に対する一実施
例でのヴィタビ復号回路のうちパスメモリ回路の動作を
示すタイムチャートの具体例を示す。
■は、パス選択信号の得られ方を示したタイムチャート
であり、K−3より各時刻で4つの状態に対するパス選
択信号が順次合成されることを示している。
■は、■で得られるパス選択信号に対し、2時刻間にわ
たる合成を表現したタイムチャートであり、時刻(v+
1)でjl(v+1) (0≦i≦3)が得られると同
じ状態iに対する一時刻前のパス選択信号ji(v)と
合成することにより、合成された状態遷移信号fl(v
)が得られることを示している。
■は、■で得られた合成遷移情報のRA Mへの書き込
みに対するタイムチャートであり、4つの遷移情報!(
V)〜j23(v)を2タイムスロットにわたってメモ
リへ書き込めば十分であることを示す。
■は、トレースバックに相当するタイムチャートであり
、ここでは、パスメモリ回路へのデータ書き込みと読み
出しを交互に行なう方法を採用するものとし、■での書
き込み毎に合成された遷移情報をメモリより読み出しl
・レースバックを実行することを示す。
なお、第5図はパスメモリ回路の動作原理を示すタイム
チャートであり、説明の便宜上生き残りパスのパス長を
8ビツトとしている。
さて、■により、4回のRAMからの読み出しにより、
8段のトレースバックを実行することができるか、この
ために、2タイムスロツトを費やすことになるので、生
き残りパスの最終段に到達したときは、一度に2ビット
復号し、1ビツト/1タイムスロツトの割合を保持して
いる。
この様子を表現したのが、■のタイムチャートである。
なお、一度に2ビット復号することは、極めて簡単であ
り、トレースバックにより最終的に到達した状態が2ピ
ツ!・で表現されていることにより、この2ビツトをま
とめて出力すればよい。
[発明の効果コ 本発明によれば、パスメモリ回路への少ないアクセス回
路により復号を実行できる。
又、本発明のパス選択信号の合成については、パス選択
信号の時間的得られ方に沿って(前向きに)合成できる
ため、構成上都合がよく、又、合成する時間長も任意に
変えることができるので、生き残りパス長の変動に応じ
て変更することが可能となる。又、本発明は、従来の1
粒毎のトレースバック法の自然な拡張になっており、従
来技術との整合性もよい。
【図面の簡単な説明】
第1図は、本発明の一実施例を表現する復号手順のタイ
ムチャート、第2図はたたみ込み符号の構成を表現する
トレリス線図の具体例を示す図、第3図はトレリス線図
上の隣接時刻間の状態遷移を表現する単位セル構造を示
す図、第4図は、パス選択信号を記憶したパスメモリ回
路上のバックトレースによる復号の概念図である。

Claims (3)

    【特許請求の範囲】
  1. (1)パスメモリ回路上のバックトレースを利用したヴ
    ィタビ復号法において、 複素時刻間にわたる状態遷移情報に基づいてトレースバ
    ックすることを特徴とするヴィタビ復号方式。
  2. (2)復号器演算部より得られる各時刻毎のパス選択信
    号を複数時刻間にわたって前向きに合成し、この合成し
    た遷移情報に基づいて、複数段まとめてジャンプバック
    することにより生き残りパスの最終段までトレースバッ
    クすることを特徴とする特許請求の範囲第1項記載のヴ
    ィタビ復号方式。
  3. (3)復号演算部より得られる各時刻毎のパス選択信号
    を複数時刻間にわたって前向きに合成し、この合成した
    遷移情報のみをパスメモリ回路に書き込み、このパスメ
    モリ回路上のトレースバックにより復号することを特徴
    とする特許請求の範囲第2項記載のヴィタビ復号方式。
JP61189561A 1986-04-03 1986-08-14 ヴイタビ複号方式 Pending JPS6346819A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61189561A JPS6346819A (ja) 1986-04-03 1986-08-14 ヴイタビ複号方式
PCT/JP1987/000207 WO1987006081A1 (en) 1986-04-03 1987-04-02 Method of controlling path memory in viterbi decoder
US07/143,169 US4905317A (en) 1986-04-03 1987-04-02 Path memory control method in Viterbi decoder
GB8728157A GB2198615B (en) 1986-04-03 1987-04-02 "path memory control method in viterbri decoder".

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61075434A JPS62233933A (ja) 1986-04-03 1986-04-03 ヴイタビ復号法
JP61189561A JPS6346819A (ja) 1986-04-03 1986-08-14 ヴイタビ複号方式

Publications (1)

Publication Number Publication Date
JPS6346819A true JPS6346819A (ja) 1988-02-27

Family

ID=13576117

Family Applications (2)

Application Number Title Priority Date Filing Date
JP61075434A Pending JPS62233933A (ja) 1986-04-03 1986-04-03 ヴイタビ復号法
JP61189561A Pending JPS6346819A (ja) 1986-04-03 1986-08-14 ヴイタビ複号方式

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP61075434A Pending JPS62233933A (ja) 1986-04-03 1986-04-03 ヴイタビ復号法

Country Status (4)

Country Link
US (1) US4905317A (ja)
JP (2) JPS62233933A (ja)
GB (1) GB2198615B (ja)
WO (1) WO1987006081A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306878B1 (ko) * 1998-12-30 2001-11-02 박종섭 비터비 복호 방법 및 이를 이용한 비터비 복호기
KR100306880B1 (ko) * 1998-10-29 2001-11-05 박종섭 한 개의 메모리를 이용한 비터비 디코딩 장치 및 그 방법
JP2006229376A (ja) * 2005-02-16 2006-08-31 Nec Corp ビタビ復号器及びそれを用いる移動体通信装置、基地局装置、移動体通信端末
US8607175B1 (en) 2012-10-04 2013-12-10 International Business Machines Corporation Identifying logic blocks in a synthesized logic design that have specified inputs

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998253A (en) * 1988-03-11 1991-03-05 Kokusai Denshin Denwa Co., Ltd. Syndrome sequential decoder
DE3910739C3 (de) * 1989-04-03 1996-11-21 Deutsche Forsch Luft Raumfahrt Verfahren zum Verallgemeinern des Viterbi-Algorithmus und Einrichtungen zur Durchführung des Verfahrens
US5295142A (en) * 1989-07-18 1994-03-15 Sony Corporation Viterbi decoder
US5208816A (en) * 1989-08-18 1993-05-04 At&T Bell Laboratories Generalized viterbi decoding algorithms
CA2020899C (en) * 1989-08-18 1995-09-05 Nambirajan Seshadri Generalized viterbi decoding algorithms
US5448583A (en) * 1989-08-28 1995-09-05 Fujitsu Limited Apparatus and method using analog viterbi decoding techniques
SE465697B (sv) * 1989-09-19 1991-10-14 Ericsson Telefon Ab L M Saett att i ett digitalt radiooeverfoeringssystem foer oeverfoering av signaler mellan en saendande och en mottagande radiostation alstra godhetstal foer hos den mottagande radiostationen erhaallna binaera siffror
JPH03195129A (ja) * 1989-12-22 1991-08-26 Mitsubishi Electric Corp 最尤系列推定装置
US5027374A (en) * 1990-03-26 1991-06-25 Motorola, Inc. Bit serial Viterbi decoder add/compare/select array
CA2039373C (en) * 1990-03-30 1996-09-10 Kazuhiro Okanoue Digital data communication system with adaptive channel response estimation
JP2594683B2 (ja) * 1990-05-18 1997-03-26 三菱電機株式会社 ヴィタビ・デコーダ
KR930004862B1 (ko) * 1990-12-17 1993-06-09 삼성전자 주식회사 상태 평가량 기억장치
US5418795A (en) * 1991-09-13 1995-05-23 Sony Corporation Viterbi decoder with path metric comparisons for increased decoding rate and with normalization timing calculation
FR2686751B1 (fr) * 1992-01-24 1997-03-28 France Telecom Procede de decodage a maximum de vraisemblance a treillis de decodage sous-echantillonne, et dispositif de decodage correspondant.
EP0580199B1 (en) * 1992-07-03 1997-03-12 Koninklijke Philips Electronics N.V. Adaptive Viterbi detector
KR940010435B1 (ko) * 1992-08-31 1994-10-22 삼성전자 주식회사 비터비 복호기의 경로기억장치
US5349608A (en) * 1993-03-29 1994-09-20 Stanford Telecommunications, Inc. Viterbi ACS unit with renormalization
US5490178A (en) * 1993-11-16 1996-02-06 At&T Corp. Power and time saving initial tracebacks
EP0656712A1 (en) * 1993-11-16 1995-06-07 AT&T Corp. Viterbi equaliser using variable length tracebacks
US5539757A (en) * 1993-12-22 1996-07-23 At&T Corp. Error correction systems with modified Viterbi decoding
US5533065A (en) * 1993-12-28 1996-07-02 At&T Corp. Decreasing length tracebacks
EP0677967A3 (en) * 1994-04-12 1997-07-23 Gold Star Co Viterbi decoder for high-definition television.
EP0677964A3 (en) * 1994-04-12 1997-07-23 Gold Star Co HDTV Viterbi decoder.
US5586128A (en) * 1994-11-17 1996-12-17 Ericsson Ge Mobile Communications Inc. System for decoding digital data using a variable decision depth
FR2738427B1 (fr) * 1995-08-31 1997-11-21 Sgs Thomson Microelectronics Decodeur convolutif utilisant l'algorithme de viterbi
DE19539343C2 (de) * 1995-10-23 1997-12-11 Siemens Ag Verfahren zur Fehlererkennung eines digitalen Bitdatenstroms, der von einem Sender zu einem Empfänger übertragen wird
JP2996615B2 (ja) * 1996-01-08 2000-01-11 松下電器産業株式会社 ビタビ復号装置及びその方法
JPH09232972A (ja) * 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
JPH09232973A (ja) * 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
US5742622A (en) * 1996-03-12 1998-04-21 Discovision Associates Error detection and correction system for a stream of encoded data
KR100223735B1 (ko) * 1996-06-29 1999-10-15 김영환 비터비 복호 신호의 동기/비동기 판단 방법 및 장치
KR100230911B1 (ko) * 1997-01-20 1999-11-15 김영환 고화질 텔레비젼의 격자 복호기
JP3277856B2 (ja) 1997-08-29 2002-04-22 日本電気株式会社 ビタビデコーダ
JP3747604B2 (ja) * 1997-12-19 2006-02-22 ソニー株式会社 ビタビ復号装置
GB2335578B (en) * 1998-03-17 2000-07-12 Samsung Electronics Co Ltd Add-compare selection circuit
US6148431A (en) * 1998-03-26 2000-11-14 Lucent Technologies Inc. Add compare select circuit and method implementing a viterbi algorithm
US6738949B2 (en) * 1998-05-13 2004-05-18 Matsushita Electric Industrial Co., Ltd. Error correction circuit and error correction method
US6460161B1 (en) * 1998-06-01 2002-10-01 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre Processing of state histories in Viterbi decoding
KR100295657B1 (ko) 1998-08-21 2001-08-07 김영환 반도체메모리의데이터입출력회로
JP3271663B2 (ja) * 1999-06-15 2002-04-02 日本電気株式会社 ビタビ復号装置
US6654929B1 (en) * 1999-10-01 2003-11-25 Matsushita Electric Industrial Co., Ltd. Viterbi decoder and Viterbi decoding method
US7225393B2 (en) * 1999-10-01 2007-05-29 Matsushita Electric Industrial Co., Ltd. Viterbi decoder and Viterbi decoding method
US6601215B1 (en) * 2000-02-01 2003-07-29 Agere Systems Inc. Traceback buffer management for VLSI Viterbi decoders
US6757864B1 (en) * 2000-04-06 2004-06-29 Qualcomm, Incorporated Method and apparatus for efficiently reading and storing state metrics in memory for high-speed ACS viterbi decoder implementations
US6448910B1 (en) * 2001-03-26 2002-09-10 Morpho Technologies Method and apparatus for convolution encoding and viterbi decoding of data that utilize a configurable processor to configure a plurality of re-configurable processing elements
WO2003044962A2 (en) * 2001-11-16 2003-05-30 Morpho Technologies Viterbi convolutional coding method and apparatus
US7248637B2 (en) * 2003-06-11 2007-07-24 Advanced Micro Devices, Inc. Viterbi decoder utilizing partial backtracing
TW595117B (en) * 2003-06-20 2004-06-21 Univ Nat Chiao Tung Viterbi decoder algorithm applied for memory basis
US7733972B2 (en) * 2004-10-26 2010-06-08 Broadcom Corporation Trellis decoder for decoding data stream including symbols coded with multiple convolutional codes
KR100787214B1 (ko) * 2005-08-25 2007-12-21 삼성전자주식회사 아날로그 비터비 디코더
US20070230606A1 (en) * 2006-03-31 2007-10-04 Anders Mark A Viterbi traceback
US20080152044A1 (en) * 2006-12-20 2008-06-26 Media Tek Inc. Veterbi decoding method for convolutionally encoded signal
JP5169771B2 (ja) * 2008-11-27 2013-03-27 富士通株式会社 復号器および復号方法
US8402342B2 (en) * 2010-02-26 2013-03-19 Research In Motion Limited Method and system for cyclic redundancy check
US8433004B2 (en) 2010-02-26 2013-04-30 Research In Motion Limited Low-latency viterbi survivor memory architecture and method using register exchange, trace-back, and trace-forward

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5542440A (en) * 1978-09-20 1980-03-25 Chiyou Lsi Gijutsu Kenkyu Kumiai Decoding device for convolutional code
JPS5919455A (ja) * 1982-07-23 1984-01-31 Nec Corp ビタビ復号器の最適パス判定回路
US4545054A (en) * 1983-09-09 1985-10-01 Harris Corporation Diode-configured Viterbi algorithm error correcting decoder for convolutional codes
JPS6077528A (ja) * 1983-10-05 1985-05-02 Hitachi Ltd たたみ込み符号の復号器
JPS60173930A (ja) * 1984-02-20 1985-09-07 Fujitsu Ltd パイプライン処理ビタビ復号器
US4583078A (en) * 1984-11-13 1986-04-15 Communications Satellite Corporation Serial Viterbi decoder
US4677625A (en) * 1985-03-01 1987-06-30 Paradyne Corporation Distributed trellis encoder
US4677626A (en) * 1985-03-01 1987-06-30 Paradyne Corporation Self-synchronizing interleaver for trellis encoder used in wireline modems
US4677624A (en) * 1985-03-01 1987-06-30 Paradyne Corporation Self-synchronizing de-interleaver for viterbi decoder used in wireline modems
US4709377A (en) * 1985-03-13 1987-11-24 Paradyne Viterbi decoder for wireline modems
DE3600905A1 (de) * 1986-01-15 1987-07-16 Ant Nachrichtentech Verfahren zum dekodieren von binaersignalen sowie viterbi-dekoder und anwendungen
CA1260143A (en) * 1986-02-24 1989-09-26 Atsushi Yamashita Path trace viterbi decoder
JPH0677528A (ja) * 1992-08-24 1994-03-18 Fujitsu Ltd 半導体材料の処理方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306880B1 (ko) * 1998-10-29 2001-11-05 박종섭 한 개의 메모리를 이용한 비터비 디코딩 장치 및 그 방법
KR100306878B1 (ko) * 1998-12-30 2001-11-02 박종섭 비터비 복호 방법 및 이를 이용한 비터비 복호기
JP2006229376A (ja) * 2005-02-16 2006-08-31 Nec Corp ビタビ復号器及びそれを用いる移動体通信装置、基地局装置、移動体通信端末
US8607175B1 (en) 2012-10-04 2013-12-10 International Business Machines Corporation Identifying logic blocks in a synthesized logic design that have specified inputs
US8612909B1 (en) 2012-10-04 2013-12-17 International Business Machines Corporation Identifying logic blocks in a synthesized logic design that have specified inputs

Also Published As

Publication number Publication date
GB8728157D0 (en) 1988-01-13
US4905317A (en) 1990-02-27
JPS62233933A (ja) 1987-10-14
GB2198615A (en) 1988-06-15
WO1987006081A1 (en) 1987-10-08
GB2198615B (en) 1990-11-28

Similar Documents

Publication Publication Date Title
JPS6346819A (ja) ヴイタビ複号方式
KR100426712B1 (ko) 비터비 복호기
JP3747604B2 (ja) ビタビ復号装置
KR930004862B1 (ko) 상태 평가량 기억장치
JPH09191258A (ja) ビタビ復号装置及びその方法
CN1175825A (zh) 用于viterbi解码器中的追溯方法及装置
CN109981117B (zh) 一种四模前向纠错码处理器
US5257263A (en) Circuit for decoding convolutional codes for executing the survivor path storage and reverse scanning stage of a Viterbi algorithm
US7590928B2 (en) Apparatus and method for Viterbi decoding
US7958437B2 (en) MAP detector with a single state metric engine
JP4600183B2 (ja) ビタビ復号装置
US20060115023A1 (en) Apparatus and method for decoding and trace back of convolution codes using the viterbi decoding algorithm
JPH0951278A (ja) ビタビ復号器
JP2001332980A (ja) インタリーブ装置及びインタリーブ方法
JPH01295533A (ja) ビタビ復号器
JPH10200419A (ja) ビタビ復号方法および装置
WO2001003308A1 (en) Viterbi decoder
JP2004153319A (ja) ビタビ復号装置
ResearchSection Memory Management in Traceback Viterbi Decoders
KR100410995B1 (ko) 즉시역추적 알고리즘을 이용한 비터비 복호기용 생존경로메모리 관리 방법 및 그 장치
JP2004120791A (ja) ビタビ復号器
KR0148060B1 (ko) Viterbi 복호기의 ACS를 위한 메모리 최적 구조
JP3288328B2 (ja) ビタビ復号器のトレースバック処理の高速化装置およびその高速化方法
JP2000341137A (ja) 復号装置
Pollara Memory Management in Traceback Viterbi Decoders