JPS634614A - ドライエツチング装置 - Google Patents

ドライエツチング装置

Info

Publication number
JPS634614A
JPS634614A JP14687886A JP14687886A JPS634614A JP S634614 A JPS634614 A JP S634614A JP 14687886 A JP14687886 A JP 14687886A JP 14687886 A JP14687886 A JP 14687886A JP S634614 A JPS634614 A JP S634614A
Authority
JP
Japan
Prior art keywords
wafer
cathode
dry etching
thin film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14687886A
Other languages
English (en)
Inventor
Hirobumi Yoshida
吉田 寛文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14687886A priority Critical patent/JPS634614A/ja
Publication of JPS634614A publication Critical patent/JPS634614A/ja
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ドライエツチング装置に適用して有効な技術
に関する。
〔従来の技術〕
半導体装置の製造工程の一つに、いわゆるウニハエ程が
ある。このウニハエ程では、シリコン単結晶等からなる
半導体ウェハに種々の回路素子を形成し、該回路素子等
を電気的に接続する等のために上記ウェハの表面に多層
配線層を形成することが行われている。
上記多層配線層は、金属からなる導電層と二酸化ケイ素
(Slot)等からなる絶縁層とを交互に積層すること
により形成される。具体的には、たとえばアルミニュウ
ム(AI)からなる導電層をCVD法で全面に被着した
後、該導電層を所定形状にエツチングして配線層を形成
し、その上に絶縁層を被着し、該絶縁層をエツチングし
てコンタクトホールを形成し、さらに該絶縁層上に所定
形状の他の配線層を形成する0以上の工程を繰り返すこ
とにより、前記多層配線を形成することができる。
上記エツチングに、いわゆるドライエツチングがあり、
その技術については、昭和56年11月lO日、株式会
社 工業調査会発行、「電子材料」1981年別冊、p
131−P136に説明がある。
上記ドライエツチングには、いわゆる平行平板電極形プ
ラズマエツチング装置を用いることができる。この装置
は、ウェハ載置電極であるカソードとこれに対向する電
極であるアノードとが平行な平板で形成され、該両電極
間に高周波電力を印加するものである。
上記装置を用いる半導体ウェハ(以下、単にウェハとも
いう、)のドライエツチングは、カソード上に上記ウェ
ハを載置した状態で、上記両電極間に高周波を印加しな
がらエツチングガスの導入を行うことにより達成される
ところで、ドライエツチングの対象であるウェハに被着
された導電体または絶縁体からなる薄膜は、熱分解CV
D法等の化学蒸着法を用いて被着形成される。この蒸着
法で薄膜形成を行う場合には、−般にウェハの回路形成
面である表面のみならず、その裏面にも薄膜が被着され
る。
その上、上記プラズマエツチング装置のカソードの上面
は平坦であるため、該カソード上面に載置したウェハを
ドライエツチングする場合は、該ウェハ裏面にプラズマ
が回り込むことができない。
それ故、ウェハ表面側をドライエツチングしているとき
は、その裏面側はエツチングされず、該裏面には種々の
導電層および絶縁層が積層被着されたまま残存し、該ウ
ェハ裏面が電気的に絶縁されることになる。
〔発明が解決しようとする問題点〕
ウェハ表面に多層配線層を形成した御、その最上層に窒
化ケイ素(Si3N4)膜をウェハと電極とを接触させ
る方式のプラズマCVDで形成する場合には、該ウニへ
の表面とプラズマCVD装置の電極との電気的接続を正
確にできないことになる。
そのため、所望の厚さの窒化ケイ素膜を安定して形成す
ることができないという問題がある。
また、上記ウェハと電極との確実な電気的接触を確保す
るためには、プラズマCVDを行う前に、ウェハ裏面に
被着された積層膜を予め除去する工程を追加しなければ
ならないという問題が生じる。
本発明の目的は、安定した条件でのプラズマCVDを可
能にするドライエツチングに適用して有効な技術を提供
することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
すなわち、ドライエツチング装置のウェハ載置電極の表
面を凹凸形状にするものである。
〔作用〕
上記した手段によれば、ウェハ載置電極のウェハ載置面
とウェハとの間に、プラズマが入り込むことができる空
隙を形成することができるため、ウェハの表面部をエツ
チングしながら同時に裏面部をもエツチングすることが
できるものである。
したがって、ドライエツチングが終わった段階で、ウェ
ハ裏面ではウェハを構成する半導体基板材料自体を露出
させることができるため、その後のプラズマCVD工程
では、その電極とウェハとの電気的接続を確実に行うこ
とができるものである。
なお、上記した手段による場合は、ウェハの裏面はウェ
ハ載置電極の凸部と一定の範囲で接触しているが、かな
りの程度に接触していてもその接触部のウェハ裏面をも
十分にエツチングできることが本発明により見い出され
ている。
〔実施例〕
第1図は、本発明の一実施例であるドライエツチング装
置のウェハ載置電極を示す概略断面図である。第2図は
、上記ドライエツチング装置の概略説明図である。
本実施例のドライエツチング装置は、いわゆる平行平板
電極形ドライエツチング装置である。すなわち、チャン
バ1の中には、平板状のカソード(ウェハ載置電極)2
とアノード3とが平行に設置されている。そして、上記
カソード2は接地されており、該カソード2とアノード
3との間には高周波電源RFが接続されている。
上記装置を用いて半導体ウェハ4をエツチング、する場
合は、まずウェハ4をカソード2の上に載置し、チャン
バ1内を所定の真空度にした後、矢印で示すように該チ
ャンバlの上部から反応ガスを導入し、その下部から排
気する。このように反応ガスをチャンバ1内に流しなが
ら、上記高周波電HRFでカソード2と7ノード3との
間に高周波を印加することにより、上記ウェハ4のエツ
チングが達成される。
本実施例におけるウェハ載置電極であるカソード2は、
第1図の概略断面図で示す構造からなるものである。す
なわち、カソード2には、その内部に空洞(水冷式冷却
手段)5が形成されており、該空洞5への冷却水の供給
部6と排出部6aとが取付けられている。したがって、
矢印に示す方向に冷却水を流しながらエツチングを行う
ことにより、ウェハ4の過熱を防止できるものである。
なお、第1図では説明の簡略化のため、1枚のウェハ4
を代表させて示しである。
本実施例では、カソード2のウェハ載置面2aが、図示
するように凹凸形状に形成されてなるものである。した
がって、本実施例のドライエツチング装置を使用する場
合には、ウェハ4とカソード2との間には空隙7が存在
することになる。
このように、本実施例によれば以下の効果を得ることが
できる。
(l)、カソード2のウェハ載置面を凹凸形状にするこ
とにより、載置されるウェハ4の裏面とカソード2との
間に空隙7を確保することができるので、ウェハに蒸着
した表面部の薄膜をドライエツチングする場合には、発
生するプラズマを上記空隙7に引き回すことができる。
(2)、上記(1)により、NWA蒸着時にウェハ4の
裏面部に被着された薄膜をも同時にドライエツチングす
ることができる。
(3)、上記(2)により、表面部の薄膜を所定形状に
ドライエツチングした段階で、ウェハ裏面部に被着され
ていた薄膜も除去されているので、上記エツチング後に
プラズマcvI?で窒化ケイ素等の被膜を形成する場合
には、ウェハ裏面でプラズマCVD装置の電極との電気
的接触を確実にとることができる。
(4)、上記(3)により、プラズマCVDによる被膜
を所望の厚さで安定して形成することができる。
(5)、上記(4)により、ウェハ間に上記被膜の厚さ
のばらつきが生じることを防止できるので、安定した性
能の半導体装置を提供できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではな(、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、前記実施例では、カソード2のウェハ載置面
が大きな凹凸部で形成されているものについて説明した
が、実施例に示した凹凸形状に限るものでないことはい
うまでもない、要するに、上記カソード2にウェハを載
置した場合に、ウェハの載置面とウェハの裏面との間に
生成するプラズマが入り込むことができる空隙が形成さ
れるような凹凸形状であればよい、したがって、凹部お
よび凸部の断面形状も、またその大きさも固定したもの
でなく、種々変更可能なものである。場合によっては、
表面をポーラスにし、微細な凹凸で形成することもでき
る。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるプラズマCVDを行
うに適したウェハ形成に適用した場合について説明した
が、これに限定されるものではなく、たとえば、ドライ
エツチング後にウェハ4の裏面で電気的接触が必要とさ
れる場合には、如何なる目的にも適用できるものである
(発明の効果〕 、本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
すなわち、ドライエツチング装置のウェハ載置電極の表
面を凹凸形状にすることにより、該電極と載置するウェ
ハ裏面との間に、エツチング時に生成するプラズマが入
り込むことができる空隙を形成することができるので、
ウェハの表面部の被膜をエツチングしながら、同時に裏
面部の被膜をもエツチングすることができる。したがっ
て、ドライエツチングが終了した段階で、ウェハ裏面で
はウェハを構成する半導体基板材料自体が露出されてい
ることより、該ウェハとプラズマCVD装置の電極との
電気的接触を確実にとることができるので、常に安定し
た膜厚の被膜をプラズマCvD法で形成することができ
る。
【図面の簡単な説明】
第1図は、本発明の一実施例であるドライエツチング装
置のウェハ!lii!f電極を示す概略断面図、第2図
は、上記ドライエツチング装置の概略説明図である。 l・・・チャンバ、2・・・カソード、2a・・・ウェ
ハ載置面、3・・・アノード、4・・・ウェハ、5・・
・空洞(水冷式冷却手段)、6・・・供給部、6a・・
・排出部、7・・・空隙、RF・・・高周波電源。 第  Im

Claims (1)

  1. 【特許請求の範囲】 1、ウェハ載置電極のウェハ接触面が凹凸状に形成され
    てなるドライエッチング装置。 2、ウェハ載置電極が水冷式冷却手段を備えていること
    を特徴とする特許請求の範囲第1項記載のドライエッチ
    ング装置。
JP14687886A 1986-06-25 1986-06-25 ドライエツチング装置 Pending JPS634614A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14687886A JPS634614A (ja) 1986-06-25 1986-06-25 ドライエツチング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14687886A JPS634614A (ja) 1986-06-25 1986-06-25 ドライエツチング装置

Publications (1)

Publication Number Publication Date
JPS634614A true JPS634614A (ja) 1988-01-09

Family

ID=15417610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14687886A Pending JPS634614A (ja) 1986-06-25 1986-06-25 ドライエツチング装置

Country Status (1)

Country Link
JP (1) JPS634614A (ja)

Similar Documents

Publication Publication Date Title
JPS63238288A (ja) ドライエツチング方法
JPH11251303A (ja) プラズマ処理装置
JPS627270B2 (ja)
JP2002009043A (ja) エッチング装置及びそれを用いた半導体装置の製造方法
JPS62193141A (ja) ウエハ−保持機構
JPH0570957A (ja) プラズマ気相成長装置
KR100560253B1 (ko) 플라즈마 에칭 방법
JPH04132220A (ja) プラズマテーパエッチング方法
JPH11330047A (ja) エッチング装置及びエッチング方法
JPS634614A (ja) ドライエツチング装置
JPH0618182B2 (ja) ドライエッチング装置
JPH0610140A (ja) 薄膜堆積装置
JPH09162172A (ja) エッチングダメージの除去方法
JP3357737B2 (ja) 放電プラズマ処理装置
JPS63227021A (ja) ドライエツチング装置
JPS63131519A (ja) ドライエツチング装置
KR100364073B1 (ko) 플라즈마 식각 장치 및 이를 이용한 식각 방법
JP2000003904A (ja) 静電吸着装置及び真空処理装置
KR100234542B1 (ko) 반도체장치의 제조방법
JP2000150481A (ja) エッチング装置及びこれを用いた半導体装置の製造方法
JP2548164B2 (ja) ドライエッチング方法
JP2614331B2 (ja) 半導体装置の製造方法
JP4184814B2 (ja) 平行平板型プラズマcvd装置および成膜基板の製造方法
JP2004259745A (ja) プラズマ処理装置および静電チャックの製造方法
JPH0964017A (ja) 半導体製造装置および半導体装置の製造方法