JP2614331B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2614331B2
JP2614331B2 JP1262737A JP26273789A JP2614331B2 JP 2614331 B2 JP2614331 B2 JP 2614331B2 JP 1262737 A JP1262737 A JP 1262737A JP 26273789 A JP26273789 A JP 26273789A JP 2614331 B2 JP2614331 B2 JP 2614331B2
Authority
JP
Japan
Prior art keywords
contact hole
metal
insulating film
high frequency
reactive ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1262737A
Other languages
English (en)
Other versions
JPH03124024A (ja
Inventor
伸之 竹中
大介 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1262737A priority Critical patent/JP2614331B2/ja
Publication of JPH03124024A publication Critical patent/JPH03124024A/ja
Application granted granted Critical
Publication of JP2614331B2 publication Critical patent/JP2614331B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、主として1Mビット以上のダイナミック型RA
M等の超LSIメモリの製造方法に関するもので、更に詳し
くは、前半の製造工程において絶縁膜をエッチングして
その下層のメタル上に至るコンタクトホールを形成する
方法に関するものである。
<従来の技術> 通常、集積回路は集積規模を大きくすることによりシ
ステムの機能向上並びに小型化を図れるだけでなく、機
能当たりの価格を著しく低下させることができるため、
あらゆる種類の集積回路が大規模集積化を指向してい
る。この高密度集積化を現在において最も達成している
のがマイクロプロセッサとメモリ(ダイナミック型RA
M)である。特にメモリについては、約4倍/3年の割合
で高集積化されており、1Mビット以上のRAMも実用化さ
れている。このような高密度集積化および高速化を達成
しながらも平面面積が可及的に小さい超LSIメモリを得
るために、メタルを2層にした立体的構造になってい
る。
従って、両メタル相互間を電気的接続するためのコン
タクトホールを必要とするが、この種の超LSIメモリに
おけるコンタクトホールは、極めて微細で高いパターン
精度を必要とするので、近年においては、サイドエッチ
ングが少なく垂直に近いエッチング特性と良好な選択比
並びに高い生産性とを有するリアクティブ・イオン・エ
ッチングと称する手段によりコンタクトホールが形成さ
れている。
次に、従来の超LSIの製造工程におけるコンタクトホ
ールの形成方法を第4図に基づいて説明する。先ず、同
図(a)に示すように、1層目メタル1の表面に形成さ
れた層間絶縁膜2上に、既存の手段により、コンタクト
ホール形成用マスクパターンをフォトレジスト3にて形
成する。
続いて、リアクティブ・イオン・エッチング装置を用
いて層間絶縁膜2をエッチングし、同図(b)に示すよ
うに層間絶縁膜2中に1層目メタル1の表面に至るコン
タクトホール4を穿設する。このコンタクトホール4の
形成後に、プラズマエッチング装置を酸素雰囲気中で用
いることによって、同図(c)に示すように不要となっ
たフォトレジスト3をアッシングする。
<発明が解決しようとする課題> ところで、第4図(b)に示したように、リアクティ
ブ・イオン・エッチング装置によりコンタクトホール4
を穿設する時に、1層目メタル1の表面に入射するイオ
ンエネルギーの衝撃効果により該1層目メタル1を逆ス
パッタし、それにより発生する生成物が、コンタクトホ
ール4の周側壁およびフォトレジスト3に堆積する。こ
の堆積膜5は、同図(c)に示すように、フォトレジス
ト3のアッシング時に除去されずに残存する。そのた
め、その後に層間絶縁膜2の表面に2層目のメタル(図
示せず)を設けた時に、前述の残存堆積膜5によりホー
ル抵抗が劣化するとともに、コンタクトホール4から付
出している堆積膜5に阻害されてコンタクトホール4へ
メタルと同素材の導電体が十分に充填されず、両メタル
間の電気的接続の信頼性が非常に低いものとなる。
本発明は、このような従来の問題点に鑑みなされたも
ので、コンタクトホールを、その周側壁に堆積膜が付着
しないように形成することのできる方法を提供すること
を技術的課題とするものである。
<課題を解決するための手段> 本発明は、上記した課題を達成するための技術的手段
として、半導体装置の製造方法を以下の手順で行うよう
にした。即ち、メタルの表面上にコンタクトホール形成
用マスクパターンをレジストにて形成した後に、リアク
ティブ・イオン・エッチング装置を、これの高周波電源
を40MHz以上の高周波で駆動することにより、前記絶縁
膜をエッチングして前記メタルの表面に至るコンタクト
ホールを穿設し、前記レジストを除去し、前記絶縁膜の
表面および前記コンタクトホールに他のメタルを被着お
よび充填する手順で行うことを特徴としている。
<作用> コンタクトホールの形成に際し、リアクティブ・イオ
ン・エッチング装置の高周波電源を40MHz以上の高周波
で駆動するので、絶縁膜からメタル表面に入射するイオ
ンエネルギーが従来に比し格段に減少してイオン衝撃効
果が格段に低減するため、このイオンエネルギーがメタ
ルを逆スパッタすることがなくなり、逆スパッタによる
堆積膜がコンタクトホールの周側壁に被着することがな
い。従って、ホール抵抗の劣化および絶縁膜の表面に被
着するメタルによるコンタクトホールへのカバレッジ不
良は生じない。
<実施例> 以下、本発明の一実施例について図面を参照しながら
説明する。
先ず、第2図により本発明のコンタクトホールの形成
に用いるリアクティブ・イオン・エッチング装置6につ
いて説明する。このリアクティブ・イオン・エッチング
装置6は、高周波電源7に接続された平面電極8と、こ
の平面電極8に相対して設置された対向電極9と、反応
性ガスをエッチングチャンバ11内に導入するガス導入系
10と、エッチングチャンバ11内の圧力を一定に保つため
の排気系12とから構成されている。エッチングすべき試
料13は高周波電力が印加される平面電極8上に配置され
る。これら相対向する電極8,9間に放電が発生し、この
時の電子とイオンの易動度の大きな相違により平面電極
8表面に陰極降下が発生する。この陰極降下内で活性ガ
スイオンが平面電極8および試料13の表面上の垂直な電
界に沿って入射し、その方向にリアクティブなエッチン
グが進行する。即ち、試料13の表面の原子と入射した活
性イオンとが反応し、その結果生じた反応生成物が気体
となってエッチングが進行する。
次に、前記リアクティブ・イオン・エッチング装置6
を用いたコンタクトホールの形成方法を第1図に基づい
て説明する。先ず、同図(a)に示すように、1層目メ
タル1の表面に形成された層間絶縁膜2上に、既存の手
段により、コンタクトホール形成用マスクパターンをフ
ォトレジスト3にて形成する。
続いて、リアクティブ・イオン・エッチング装置6を
これの高周波電源7を40MHz以上の高周波で駆動し、同
図(b)に示すように層間絶縁膜2中に1層目メタル1
の表面に至るコンタクトホール4を穿設する。このよう
に、高周波電源7を40MHzの高周波で駆動することによ
り、1層目メタル1に入射するイオンエネルギーが減少
してイオン衝撃効果が格段に低減し、該メタル1を逆ス
パッタすることによる堆積膜は同図(b)のように生じ
ない。このことは、高周波電源7の駆動周波数とコンタ
クトホール4への堆積膜の膜厚との関係の実測結果を示
した第3図から明らかである。
このコンタクトホール4の形成後に、プラズマエッチ
ング装置を酸素雰囲気中で用いることによって、同図
(c)に示すように不要となったフォトレジスト3をア
ッシングする。
<発明の効果> 以上のように本発明の半導体装置の製造装置による
と、リアクティブ・イオン・エッチング装置の高周波電
源を40MHz以上の高周波で駆動して絶縁膜をエッチング
するようにしたので、このエッチングにより形成される
コンタクトホールの周側壁に堆積膜が生じなく、コンタ
クトホール抵抗の劣化やコンタクトホールの両側のメタ
ルの電気的接続不良と云った不都合の発生を確実に防止
することができる。
【図面の簡単な説明】
第1図は本発明の一実施例の製造工程を示す概略断面
図、 第2図は第1図の工程におけるコンタクトホールの形成
に用いるエッチング装置の構成図、 第3図は第2図の装置の高周波電源の駆動周波数とコン
タクトホールへの堆積膜の関係を示す特性図、 第4図は従来方法の製造工程を示す概略断面図である。 1……メタル 2……絶縁膜 3……レジスト 4……コンタクトホール 6……リアクティブ・イオン・エッチング装置 7……高周波電源

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】メタルの表面上にコンタクトホール形成用
    マスクパターンをレジストにて形成した後に、リアクテ
    ィブ・イオン・エッチング装置を、それの高周波電源を
    40MHz以上の高周波で駆動することにより、前記絶縁膜
    をエッチングして前記メタルの表面に至るコンタクトホ
    ールを穿設し、前記レジストを除去し、前記絶縁膜の表
    面および前記コンタクトホールに他のメタルを被着およ
    び充填することを特徴とする半導体装置の製造方法。
JP1262737A 1989-10-06 1989-10-06 半導体装置の製造方法 Expired - Fee Related JP2614331B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1262737A JP2614331B2 (ja) 1989-10-06 1989-10-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1262737A JP2614331B2 (ja) 1989-10-06 1989-10-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03124024A JPH03124024A (ja) 1991-05-27
JP2614331B2 true JP2614331B2 (ja) 1997-05-28

Family

ID=17379886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1262737A Expired - Fee Related JP2614331B2 (ja) 1989-10-06 1989-10-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2614331B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863137A (ja) * 1981-10-09 1983-04-14 Semiconductor Res Found 蒸気圧制御ドライエツチング方法
JPS62108525A (ja) * 1985-11-06 1987-05-19 Hitachi Ltd 表面処理方法およびその装置
JPS63155728A (ja) * 1986-12-19 1988-06-28 Canon Inc プラズマ処理装置
JPS6419728A (en) * 1987-07-15 1989-01-23 Nec Corp Manufacture of semiconductor device
JPH02298024A (ja) * 1989-05-12 1990-12-10 Tadahiro Omi リアクティブイオンエッチング装置

Also Published As

Publication number Publication date
JPH03124024A (ja) 1991-05-27

Similar Documents

Publication Publication Date Title
US3971684A (en) Etching thin film circuits and semiconductor chips
US4473437A (en) Dry etching method for organic material layers
US6143649A (en) Method for making semiconductor devices having gradual slope contacts
US4373990A (en) Dry etching aluminum
JPS62193147A (ja) 半導体装置の製造方法
US4566941A (en) Reactive ion etching method
JP2614331B2 (ja) 半導体装置の製造方法
JPH09223685A (ja) プラズマ処理装置およびプラズマ処理方法
Khare et al. CH4/H2/Ar/Cl2 electron cyclotron resonance plasma etching of via holes for InP‐based microwave devices
JP2950110B2 (ja) プラズマエッチング方法
JP3191896B2 (ja) 半導体装置の製造方法
JPS62154734A (ja) エツチング方法およびそれに用いる装置
US5509995A (en) Process for anisotropically etching semiconductor material
JP3777093B2 (ja) 絶縁された相互連結スタッド及び該スタッドを形成する方法
JP4301628B2 (ja) ドライエッチング方法
JP3357737B2 (ja) 放電プラズマ処理装置
JPH0642467B2 (ja) プラズマエツチング方法
JPH05234953A (ja) 導電性薄膜のエッチング装置およびエッチング方法
JPS5720450A (en) Forming method for pattern of semiconductor device
JPS5846637A (ja) 反応性イオンエツチング方法
JPH0552057B2 (ja)
JPH0344028A (ja) プラズマエッチング装置
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法
JPS61172327A (ja) 導体膜の堆積方法
JPH05299377A (ja) エッチング装置およびエッチング方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees