JPH03124024A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03124024A
JPH03124024A JP1262737A JP26273789A JPH03124024A JP H03124024 A JPH03124024 A JP H03124024A JP 1262737 A JP1262737 A JP 1262737A JP 26273789 A JP26273789 A JP 26273789A JP H03124024 A JPH03124024 A JP H03124024A
Authority
JP
Japan
Prior art keywords
contact hole
insulating film
metal
high frequency
reactive ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1262737A
Other languages
English (en)
Other versions
JP2614331B2 (ja
Inventor
Nobuyuki Takenaka
竹中 伸之
Daisuke Kimura
大介 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1262737A priority Critical patent/JP2614331B2/ja
Publication of JPH03124024A publication Critical patent/JPH03124024A/ja
Application granted granted Critical
Publication of JP2614331B2 publication Critical patent/JP2614331B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、主としてIMビット以上のダイナミック型R
AM等の超LSIメモリの製造方法に関するもので、更
に詳しくは、前半の製造工程において絶縁膜をエツチン
グしてその下層のメタール上に至るコンタクトホールを
形成する方法に関するものである。
〈従来の技術〉 通常、集積回路は集積規模を大きくすることによりシス
テムの機能向上並びに小型化を図れるだけでなく、機能
当たりの価格を著しく低下させることができるため、あ
らゆる種類の集積回路が大規模集積化を指向している。
この高密度集積化を現在において最も達成しているのが
マイクロプロセッサとメモリ(ダイナミック型RAM)
である。
特にメモリについては、約4倍/3年の割合で高集積化
されており、IMビット以上のRAMも実用化されてい
る。このような高密度集積化および高速化を達成しなが
らも平面面積が可及的に小さい超LSIメモリを得るた
めに、メタルを2層にした立体的構造になっている。
従って、両メタル相互間を電気的接続するためのコンタ
クトホールを必要とするが、この種の超LSIメモリに
おけるコンタクトホールは、極めて微細で高いパターン
精度を必要とするので、近年においては、サイドエツチ
ングが少なく垂直に近いエツチング特性と良好な選択比
並びに高い生産性とを有するリアクティブ・イオン・エ
ッチングと称する手段によりコンタクトホールが形成さ
れている。
次に、従来の超LSIの製造工程におけるコンタクトホ
ールの形成方法を第4図に基づいて説明する。先ず、同
図(a)に示すように、1層目メタル1の表面に形成さ
れた眉間絶縁膜2上におけるコンタクトホールの形成個
所を除く部分に、既存の手段によりフォトレジスト3を
形成する。
続いて、リアクティブ・イオン・エッチング装置を用い
て層間絶縁膜2をエツチングし、同図(b)に示すよう
に層間絶縁膜2中に1層目メタル1の表面に至るコンタ
クトホール4を穿設する。このコンタクトホール4の形
成後に、プラズマエツチング装置を酸素雰囲気中で用い
ることによって、同図(e)に示すように不要となった
フォトレジスト3をアッシングする。
〈発明が解決しようとする課題〉 ところで、第4図(blに示したように、リアクティブ
・イオン・エッチング装置によりコンタクトホール4を
穿設する時に、1層目メタル1の表面に入射するイオン
エネルギーの衝撃効果により該1層目メタル1を逆スパ
ツタし、それにより発注する生成物が、コンタクトホー
ル4の周側壁およびフォトレジスト3に堆積する。この
堆積膜5は、同図(C1に示すように、フォトレジスト
3のアッシング時に除去されずに残存する。そのため、
その後に眉間絶縁膜2の表面に2層目メタル(図示せず
)を設けた時に、前述の残存堆積膜5によりホール抵抗
が劣化するとともに、コンタクトホール4から突出して
いる堆積膜5に阻害されてコンタクトホール4ヘメタル
と同素材の導電体が十分に充填されず、両メタル間の電
気的接続の信頼性が非常に低いものとなる。
本発明は、このような従来の問題点に鑑みなされたもの
で、コンタクトホールを、その周側壁に堆積膜が付着し
ないように形成することのできる方法を提供することを
技術的課題とするものである。
〈課題を解決するための手段〉 本発明は、上記した課題を達成するための技術的手段と
して、半導体装置の製造方法を以下の手順で行うように
した。即ち、メタルの表面に被着した絶縁膜におけるコ
ンタクトホールの形成個所を除く部分にレジストを付着
した後に、リアクティブ・イオン・エッチング装置を、
これの高周波電源を40 M Hz以上の高周波で駆動
することにより、前記絶縁膜をエツチングして前記メタ
ルの表面に至るコンタクトホールを穿設し、前記レジス
トを除去し、前記絶縁膜の表面および前記コンタクトホ
ールに他のメタルを被着および充填する手順で行うこと
を特徴としている。
く作用〉 コンタクトホールの形成に際し、リアクティブ・イオン
・エッチング装置の高周波電源を40 M llz以上
の高周波で駆動するので、絶縁膜からメタル表面に入射
するイオンエネルギーが従来に比し格段に減少してイオ
ン衝撃効果が格段に低減するため、このイオンエネルギ
ーがメタルを逆スパツタすることがなくなり、逆スパツ
タによる堆積膜がコンタクトホールの周側壁に被着する
ことがない。
従って、ホール抵抗の劣化および絶縁膜の表面に被着す
るメタルによるコンタクトホールへのカバレンジ不良は
生じない。
〈実施例〉 以下、本発明の一実施例について図面を参照しながら説
明する。
先ず、第2図により本発明のコンタクトホールの形成に
用いるリアクティブ・イオン・エッチング装置6につい
て説明する。このリアクティブ・イオン・エッチング装
置6は、高周波電源7に接続された平面電極8と、この
平面電極8に相対して設置された対向電極9と、反応性
ガスを工・7チングチヤンバ11内に導入するガス導入
系1oと、エツチングチャンバ11内の圧力を一定に保
つための排気系12とから構成されている。エツチング
すべき試料13は高周波電力が印加される平面電極8上
に配置される。これら相対向する電極8゜9間に放電が
発生し、この時の電子とイオンの易動度の大きな相違に
より平面電極8表面に陰極降下が発生する。この陰極降
下内で活性ガスイオンが平面電極8および試料13の表
面上の垂直な電界に沿って入射し、その方向にリアクテ
ィブなエツチングが進行する。即ち、試料13の表面の
原子と入射した活性イオンとが反応し、その結果化じた
反応生成物が気体となってエツチングが進行する。
次に、前記リアクティブ・イオン・エッチング装置6を
用いたコンタクトホールの形成方法を第1図に基づいて
説明する。先ず、同図(alに示すように、1層目メタ
ル1の表面に形成された層間絶縁膜2上におけるコンタ
クトホールの形成個所を除く部分に、既存の手段により
フォトレジスト3を形成する。
続いて、リアクティブ・イオン・エッチング装置6をこ
れの高周波電源7を40MHz以上の高周波で駆動し、
同図(b)に示すように層間絶縁膜2中に1層目メタル
1の表面に至るコンタクトホール4を穿設する。このよ
うに、高周波電源7を40M tlzの高周波で駆動す
ることにより、1層目メタル1に入射するイオンエネル
ギーが減少してイオン衝撃効果が格段に低減し、該メタ
ル1を逆スパツタすることによる堆積膜は同図(b)の
ように生じない。このことは、高周波電源7の駆動周波
数とコンタクトホール4への堆積膜の膜厚との関係の実
測結果を示した第3図から明らかである。
このコンタクトホール4の形成後に、プラズマエツチン
グ装置を酸素雰囲気中で用いることによって、同図(C
)に示すように不要となったフォトレジスト3をアッシ
ングする。
〈発明の効果〉 以上のように本発明の半導体装置の製造装置によると、
リアクティブ・イオン・エッチング装置の高周波電源を
40MHz以上の高周波で駆動して絶縁膜をエツチング
するようにしたので、このエツチングにより形成される
コンタクトホールの周側壁に堆積膜が生じなく、コンタ
クトホール抵抗の劣化やコンタクトホールの両側のメタ
ルの電気的接続不良と云った不都合の発生を確実に防止
することができる。
【図面の簡単な説明】
第1図は本発明の一実施例の製造工程を示す概略断面図
、 第2図は第1図の工程におけるコンタクトホールの形成
に用いるエツチング装置の構成図、 第3図は第2図の装置の高周波電源の駆動周波数とコン
タクトホールへの堆積膜の関係を示す特性図、 第4図は従来方法の製造工程を示す概略断面図である。 第4図 メタル 絶縁膜 レジスト コンタクトホール リアクティブ・イオン・エッチング装置高周波電源

Claims (1)

    【特許請求の範囲】
  1. (1)メタルの表面に被着した絶縁膜におけるコンタク
    トホールの形成個所を除く部分にレジストを付着した後
    に、リアクティブ・イオン・エッチング装置を、これの
    高周波電源を40MHz以上の高周波で駆動することに
    より、前記絶縁膜をエッチングして前記メタルの表面に
    至るコンタクトホールを穿設し、前記レジストを除去し
    、前記絶縁膜の表面および前記コンタクトホールに他の
    メタルを被着および充填することを特徴とする半導体装
    置の製造方法。
JP1262737A 1989-10-06 1989-10-06 半導体装置の製造方法 Expired - Fee Related JP2614331B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1262737A JP2614331B2 (ja) 1989-10-06 1989-10-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1262737A JP2614331B2 (ja) 1989-10-06 1989-10-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03124024A true JPH03124024A (ja) 1991-05-27
JP2614331B2 JP2614331B2 (ja) 1997-05-28

Family

ID=17379886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1262737A Expired - Fee Related JP2614331B2 (ja) 1989-10-06 1989-10-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2614331B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863137A (ja) * 1981-10-09 1983-04-14 Semiconductor Res Found 蒸気圧制御ドライエツチング方法
JPS62108525A (ja) * 1985-11-06 1987-05-19 Hitachi Ltd 表面処理方法およびその装置
JPS63155728A (ja) * 1986-12-19 1988-06-28 Canon Inc プラズマ処理装置
JPS6419728A (en) * 1987-07-15 1989-01-23 Nec Corp Manufacture of semiconductor device
JPH02298024A (ja) * 1989-05-12 1990-12-10 Tadahiro Omi リアクティブイオンエッチング装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863137A (ja) * 1981-10-09 1983-04-14 Semiconductor Res Found 蒸気圧制御ドライエツチング方法
JPS62108525A (ja) * 1985-11-06 1987-05-19 Hitachi Ltd 表面処理方法およびその装置
JPS63155728A (ja) * 1986-12-19 1988-06-28 Canon Inc プラズマ処理装置
JPS6419728A (en) * 1987-07-15 1989-01-23 Nec Corp Manufacture of semiconductor device
JPH02298024A (ja) * 1989-05-12 1990-12-10 Tadahiro Omi リアクティブイオンエッチング装置

Also Published As

Publication number Publication date
JP2614331B2 (ja) 1997-05-28

Similar Documents

Publication Publication Date Title
JP4454148B2 (ja) 改良式の酸化層エッチング方法
US6143649A (en) Method for making semiconductor devices having gradual slope contacts
JPS5941841A (ja) デバイスの製造方法
US5468339A (en) Plasma etch process
JP2002009043A (ja) エッチング装置及びそれを用いた半導体装置の製造方法
US4566941A (en) Reactive ion etching method
JPS62193147A (ja) 半導体装置の製造方法
US5017265A (en) Method for removing residual material from a cavity during the manufacture of a semiconductor device by utilizing plasma scattering
EP0995213B1 (en) Gate electrode formation method
JPH03124024A (ja) 半導体装置の製造方法
JPS6110239A (ja) 半導体製造装置
JP3362093B2 (ja) エッチングダメージの除去方法
JPS6022340A (ja) 半導体装置の製造方法
JPH01194325A (ja) ドライエッチング方法
JP4301628B2 (ja) ドライエッチング方法
JPH1041276A (ja) 半導体装置の製造方法
JP3002033B2 (ja) ドライエッチング方法
JP3208931B2 (ja) プラズマ処理装置とこれを用いたプラズマ処理方法
JPH0344028A (ja) プラズマエッチング装置
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法
JP2548164B2 (ja) ドライエッチング方法
JPS5846637A (ja) 反応性イオンエツチング方法
JPH03278433A (ja) ドライエッチング方法
JPS59205722A (ja) プラズマエツチング方法
JPH09326435A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees