JPS6336792B2

JPS6336792B2 -

Info

Publication number: JPS6336792B2
Application number: JP55118282A
Authority: JP
Inventors: Hachiro Makabe; Haruhiko Tanaka; Muneaki Hagiwara
Original assignee: Janome Sewing Machine Co Ltd
Current assignee: Janome Corp
Priority date: 1980-08-29
Filing date: 1980-08-29
Publication date: 1988-07-21
Also published as: SE449379B; DE3133861C2; SE8105095L; US4419947A; JPS5743781A; DE3133861A1

Description

【発明の詳細な説明】（技術分野）本発明は、縫い目制御信号を電子的記憶装置に
記憶していて縫い目模様を形成可能にしているミ
シンにおいて、模様を形成する縫い目の針落ち位
置を制御することによつて、模様の形状を調節す
る制御装置に係るものである。

（目的）本発明の目的は、サテンステツチの如く、一定
の布送りによる模様縫いにおいて、布送り量を変
更することなしに、布送り方向に対して拡大また
は縮小した形状の模様を形成可能にしようとする
ものである。

（従来技術）一定の布送りによる模様の布送り量をそのまま
にして、布送り方向に対して互いに拡大または縮
小した形状の模様を形成するためのいわゆるエロ
ンゲータ装置としては、従来のカム式の模様発生
装置を用いたミシンにおいては、カムから模様発
生装置への伝達関係を機械的に調節可能にしてい
るものがあるが、左右対称、非対称等多様な模様
に適用することは機械的に複雑になるなどの実施
が困難であつた。また縫い目制御信号を電子的記
憶装置に記憶しているいわゆる電子ミシンにおい
ては、エロンゲータ装置の提案は未だ見当らな
い。

（解決手段）本発明は、電子ミシンの電子的記憶装置に、模
様を基本的に構成するところの縫い目制御信号を
記憶しておき、これら制御信号のうち、互いに隣
り合う縫い目座標に対応する複数の縫い目制御信
号あるいは所定の複数の縫い目に対応するそれぞ
れの縫い目制御信号を用いて、これら複数の縫い
目間を補うために、各縫い目間をそれぞれ何個の
縫い目によつて補うかの指定によつて、予め記憶
しているところの演算式に、前記縫い目間の範囲
と座標変化傾向とを定義している複数の縫い目制
御信号と、その縫い目間を補う縫い目数とその序
数に関するデータとを代入して針振巾座標を算出
し、よつて記憶装置に記憶している縫い目制御信
号によつて従来制御される縫い目座標間を針振巾
に関して所定の規則のもとに新たな縫い目制御信
号を演算し、且つ布送りに関しては従来の送り量
にすることによつて、前記指定に応じて布送り方
向に拡大された模様を形成可能になしたものであ
る。

（実施例）本発明の実施例を図によつて説明するに、第１
図及び第２図は縫い模様例で、後記する電子的記
憶装置が針を図の丸印で示しているＡ，Ｂ，Ｃ…
Ｊの針振巾座標に制御するための縫い目制御信号
を記憶していて、図示の如き模様を縫い目毎に一
定量の布送りによつて形成可能にしている。図に
おいてこの場合の糸を一点鎖線で示している。そ
して第１図は、前記記憶による縫い目が例えば針
振巾座標Ｃ，Ｄ，Ｅと進行するのに対して、点印
で示すところの針振巾座標Ｎ，Ｏ，Ｐを新たに演
算によつて補い、座標Ｃ，Ｎ，Ｏ，Ｐ，Ｅと進行
させ、そしてこの進行において縫い目毎の布送り
量を前記座標Ｃ，Ｄ，Ｅと進行する場合と同一に
することによつて図の縦方向（布送り方向）に２
倍に拡大した模様が得られるようにしている。前
記演算は、座標Ｃ，Ｅから座標Ｏを、座標Ｂ，Ｄ
から座標Ｎを、座標Ｄ，Ｆから座標Ｐをそれぞれ
算出している。そして図は説明の都合上、座標
Ｃ，Ｎ，Ｏ，Ｐ，Ｅ等による縫い目の布送り量は
２分の１に縮小して実線で示している。第２図は
同様に３倍に拡大した模様が得られることを示し
ている。

第３図は制御回路図であり、図中ROMは電子
的固定記憶装置で、第１図及び第２図における針
振巾座標Ａ，Ｂ，Ｃ…Ｊにそれぞれ針落ちを制御
するための各縫い目制御信号を記憶しており、模
様選択装置PSによつて選択された模様の先頭ア
ドレスが指定され、同期信号発生装置SYが縫い
目毎に発生するパルス等によつて後記する如くそ
のアドレスが進められてデータ出力端A₁に出力
する。CT₁はカウンタで、制御用電源の投入ある
いは模様選択によつてリセツトされ、縫い方式切
替えスイツチSWによつてエロンゲータとしての
指定がなされたときにおいて、縫い目毎にその出
力端Q₀〜Q₄に対してその添え字の低位から高位
に順次その一つをＨ（高）レベルとなし、他をＬ
（低）レベルとし、所定の高位に達したときに
AND回路AN₁あるいはAN₂及びOR回路OR₁を
介してその最低位Q₀をＨレベルにすべくリセツ
トすることにより縫い目進行の序数を指定するよ
うになつている。縫い方式切替えスイツチSW
は、共通の接片ｅがAND回路AN₃を介して同期
信号発生装置SYに接続され該AND回路は、コン
トローラ（図示せず）のスイツチCONTがその
操作によつて閉となると同期信号発生装置SYの
信号を有効にする。その接点a₁は、そこに接片ｅ
があると第１図と第２図の丸印と一点鎖線で示す
ところの縫い、即ち記憶装置ROMに記憶の各縫
い目制御信号によつて各縫い目が形成されるとこ
ろの縫いを指定するものであり、OR回路OR₁を
介してカウンタCT₁のリセツト用端子RSに接続
されていて、その立上り信号で該カウンタをリセ
ツトする。接点a₂は、第１図における点印と実線
で示すところの縫い、即ち布送りに対して３倍に
拡大したエロンゲータ縫いを指定するものであ
り、AND回路AN₁の一方の入力側に接続されて
いる。接点a₃は、同様に第３図における点印と実
線で示すところの３倍に拡大したエロンゲータ縫
いを指定するものであり、AND回路AN₂の一方
の入力側に接続されている。そして、これら
AND回路AN₁，AN₂の他方の入力側はカウンタ
CT₁の各出力端Q₄，Q₃にそれぞれ接続されて、
これら出力端がＨレベルとなつたとき、該カウン
タをリセツトして出力端Q₀をＨレベルとなし、
縫い目が幾つ進行する毎にリセツトされるかを決
めて、後記する如く第１図及び第２図における実
線をたどつてその点印によつて、丸印とつぎの丸
印との間に幾つの縫い目を構成するかを決めて、
エロンゲータとしての模様の拡大率を指定するよ
うにしてある。カウンタCT₁のトリガ用端子Cp
はAND回路AN₄に接続されていて、同期信号発
生装置SYの立下り信号によつて該カウンタの計
数を進めるようにしてある。前記同期信号発生装
置SYは針が針板（いずれも図示せず）から抜け
出して若干後の所定の位相においてＬレベルから
Ｈレベルとなり、且つ針板に到達する若干手前の
所定の位相においてＬレベルとなるように設定し
てある。CT₂はリングカウンタで、制御用電源の
投入あるいは模様選択等によつてリセツトされる
ようになつている。そしてスイツチSWの接片ｅ
が接点a₂上またはa₃上にあり、且つカウンタCT₁
の端子Q₀がＨレベル、コントローラスイツチ
CONTが閉のときに、AND回路AN₅あるいは
AN₆、OR回路OR₂，OR₃，OR₄等を介して単安
定回路MMを作動させてその立下り信号を該カウ
ンタのトリガ用端子Cpが受けたことにより、そ
の出力端Q₀がＨレベルをＬレベルとし、且つ出
力端Q₁をＨレベルにし、以後自動的にOR回路
OR₅，OR₄を介して単安定回路MMを作動させて
出力端Q₂〜Q₅をその添え字の低位から高位に順
次その一つをＨレベルとするようになしている。
そしてリセツト用端子RSがカウンタCT₁の出力
端Q₀に接続されていてその信号の立上り毎にリ
セツトされるようになつている。またスイツチ
SWの接片ｅが接点a₁上にあるときは、AND回
路AN₅，AN₆を介さないでカウンタCT₂に対し
て前記同様に作用する。前記カウンタの役割は、
記憶装置ROMから、一つの縫い目に対して複数
個の縫い目制御信号を読み出して、その一つを縫
い目形成装置DVに与えたり複数の縫い目制御信
号から新たな縫い目制御信号を演算して求めるた
めに、演算装置AR₁に該複数の縫い目制御信号を
与えたりすることである。記憶装置ROMは、各
アドレス毎に縫い目制御信号A₁と次位アドレス
信号A₂とを互いに対をなして出力するようにな
つており、演算装置AR₂が該信号A₂を受けてい
て該演算装置のトリガ用端子CpにカウンタCT₂
の出力Q₁〜Q₄のいずれかの立上り信号を受ける
毎に記憶装置ROMのアドレスを１だけ進めるべ
く演算し、同一の立上り信号によつてゲートが開
かれるところのトライステートバツフアG₁を介
して模様データ読み出し装置DRに与えている。
この模様データ読み出し装置は、OR回路OR₆を
介して、そのトリガ用端子Cpに演算装置AR₂の
トリガ用信号と同一信号を、これより瞬時遅れて
受けていて、該信号毎に演算装置AR₂の信号を記
憶装置ROMにそのアドレス用として与えてい
る。D_o-1〜D_o+3は電子的一時記憶装置たるラツ
チ回路で、その各トリガ用端子Cpに立下り信号
を受ける毎に記憶装置ROMの縫い目制御信号A₁
をラツチする。そしてラツチ回路D_o-1は、AND
回路AN₇を介するトリガ用信号を受けており、
単安定回路MMが動作から不動作となつた直後に
おいて、カウンタCT₂の出力端Q₀がＨレベルか
らＬレベルに移行する時点で縫い目制御信号A₁
をラツチする。更にラツチ回路D_o〜D_o+3は、そ
れぞれカウンタCT₂の出力端Q₁〜Q₄がＨレベル
からＬレベルに移行する時点において、記憶装置
ROMのアドレスが前記の如く演算装置AR₂等を
介して順次進められることに応じて、そのアドレ
スによつて読み出された縫い目制御信号A₁を順
次ラツチする。G₂、及びG₃とG₄、及びG₅とG₆、
及びG₇、そしてG₈はそれぞれラツチ回路D_o-1〜
D_o+3の出力を受けているトライステートバツフ
アで、その各トリガ用端子CpがＨレベルのとき
そのゲートが開き、これらの各出力はバツフア
G₃の出力がラツチ回路L₁に、バツフアG₂，G₄，
G₅の出力がラツチ回路L₂に、バツフアG₆，G₇，
G₈の出力がラツチ回路L₃にそれぞれ接続されて
いる。ラツチ回路L₂，L₃はその各トリガ用端子
Cpに立上り信号を受けたとき前記バツフアの信
号をそれぞれラツチして演算装置AR₁に与える。
演算装置は、そのトリガ用端子Cpに立上り信号
を受けたとき後記する演算の結果をトライステー
トバツフアG₉を介してラツチ回路L₁に与える。
そしてラツチ回路は、そのトリガ用端子Cpに立
上り信号を受けたとき、前記ラツチ回路D_oの出
力または演算装置AR₁の出力を縫い目形成装置
DVに出力する。K_eは定数発生装置で、その各入
力端１／４，１／２，３／４，１／３，２／３の
いずれがＨレベルになつているかによつてその分
数で示す定数を演算装置AR₁に与える。前記演算
装置は、第１図及び第２図の点印の座標を算出す
るために、定数発生装置K_e、ラツチ回路L₂，L₃
の各内容から、K_e（L₃−L₂）＋L₂なる演算を行つ
てラツチ回路L₁に出力する。各AND回路AN₆〜
AN₁₆、OR回路CR₇〜OR₉は、縫い方式切替えス
イツチSWに基づき、カウンタCT₁に応じて定数
発生装置K_eの前記入力を指定するものであり、
フリツプフロツプ回路FF₁，FF₂との組合わせに
よつて後記する如く、第１図及び第２図における
縫い始め部の点印Ｋ，K′、縫い終り部の点印Ｚ，
Z′が、他の点印とは異なり、その算出において特
異性をもつていることをそれぞれ指摘している。
即ちCT₃，CT₄はカウンタで、制御用電源の投入
あるいは模様選択時によりセツトされ、カウンタ
CT₃がAND回路AN₅を介して、カウンタCT₄が
AND回路AN₆、OR回路OR₂を介してそれぞれト
リガ用端子CpにカウンタCT₁の出力Q₀を受けて
いて、縫い方式切替えスイツチSWの接片ｅが接
点a₂あるいはa₃に接していることによつて、前記
出力Q₀の立上り毎にカウンタCT₃あるいはCT₄の
計数を進め、その出力をそれぞれ受けているとこ
ろの比較器COMP₁，COMP₂が、その入力C₁が
計数１であるかを判別基準入力C₀＝１と比較し
て判別し、１であるときそれぞれの出力ＰがOR
回路OR₁₀を介してフリツプフロツプ回路FF₁の
リセツト端Ｒをして該フリツプフロツプ回路をリ
セツトするようにしてある。そしてその否定側出
力を受けているところのAND回路AN₉，AN₈
がそのとき第２針の縫い目座標を演算するために
カウンタCT₁の出力端Q₁がＨレベルであり、且
つスイツチSWの接点a₂またはa₃が開であること
を条件に、OR回路OR₇，OR₈を介して定数発生
装置K_eをそれぞれ1/2あるいは1/3に指定し、第
１図において最初に演算によつて求める座標Ｋ及
び同様に第２図の座標K′のための定数発生に対
応せしめる。なおカウンタCT₁の出力端Q₀がＨ
レベルのときは、第１針目を含み、第１図及び第
２図における丸印で示す縫い目に対応し、このと
き定数発生装置K_eには入力作用がなく、且つ該
装置の出力は意味をもたない。フリツプフロツプ
回路FF₁は、第３針目の縫い目座標Ｌ，L′及び後
記する座標を演算するために、カウンタCT₁の出
力端Q₂がＨレベルであり、且つスイツチSWの接
点a₂またはa₃が閉であることを条件に、あるいは
また後記するフリツプフロツプ回路FF₂がセツト
されていることを条件にAND回路AN₁₅あるいは
AN₁₆、そしてOR回路OR₁₁を介してセツトして
その肯定側出力Ｑが各AND回路AN₁₁，AN₁₂の
一入力をなしていて、カウンタCT₁の出力Q₁が
２回以後のＨレベルとなる毎に、スイツチSWの
接点a₂，a₃の接続に応じて、定数発生装置K_eの
入力をそれぞれ定数3/4と2/3とに指定する。フリ
ツプフロツプ回路FF₂は、スイツチSWの接点a₂
あるいはa₃が接続状態にあり、カウンタCT₁の出
力Q₀が最初Ｈレベルとなる立上り信号を、AND
回路AN₅あるいはAN₆、そしてOR回路OR₂，
OR₃等を介してこれをセツト用端子Ｓに受けてセ
ツトされるようになつており、その肯定側出力端
ＱがAND回路AN₁₀，AN₁₆に接続されていて、
その後カウンタCT₁の出力Q₂がＨレベルとなる
毎に、前記の如くAND回路AN₁₆の出力をもたら
すとともに、スイツチSWの接点a₂が接続状態に
あり、同様にその後カウンタCT₁の出力Q₃がＨ
レベルとなる毎に、AND回路AN₁₀を介して定数
発生装置K_eの入力を定数1/4に指定する。フリツ
プフロツプ回路FF₂はまたそのリセツト用端子Ｒ
がAND回路AN₁₇の出力を受けていて、後記する
如く第１図及び第２図の最終の演算による縫い目
Ｚ，Z′を形成する手前においてリセツトされるよ
うになつており、その否定側出力端がAND回
路AN₁₃，AN₁₄の一入力をなしていて、スイツチ
SWの接点a₂が接続状態にあるときは、座標Ｚを
演算するために、カウンタCT₁の出力Q₃がＨレ
ベルとなることによつてAND回路AN₁₃、OR回
路OR₇を介して定数発生装置K_eを定数1/2に指定
し、同様に接点a₃が接続状態にあるときは、座標
Z′を演算するためにカウンタCT₁の出力Q₂がＨレ
ベルとなることによつてAND回路AN₁₄、OR回
路OR₉を介して定数2/3に指定する。カウンタ
CT₄はまた、スイツチSWの接点a₁が接続状態に
あるときはカウンタCT₁とは無関係に、OR回路
OR₂を介して同期信号発生装置SYの立上り信号
毎に計数を進めるようになつている。AR₃は演算
装置で、カウンタCT₃の出力を受け、そのトリガ
用端子Cpに、該カウンタのトリガ信号と同一信
号を受け、該トリガ信号によつて計数された値を
ｍとしたとき、記憶装置ROMのアドレスに関す
る信号としてのｎを、ｎ＝2m−１なる演算によ
つて求めて、トライステートバツフアG₁₀を介し
て演算装置AR₄に与えるようになつている。演算
装置AR₄はまた、トライステートバツフアG₁₁を
介してカウンタCT₄の出力を受け、該カウンタが
そのトリガ用信号によつて計数した値を前記アド
レスに関する信号ｎとして受入れる。そして演算
装置は、OR回路OR₁₂を介してそのトリガ用端子
CpにバツフアG₁₀とG₁₁と同一のトリガ信号を受
けていてその立上り信号によつて選択的にこれら
バツフアのいずれかの信号を受入れて、記憶装置
ROMのアドレス信号としてのｉをｉ＝ｎ−１の
演算によつて求め、同時にゲートが開かれるとこ
ろのトライステートバツフアG₁₂を介して模様デ
ータ読み出し装置DRに与えている。この模様デ
ータ読み出し装置は、そのトリガ信号がOR回路
OR₅，OR₁₂のいずれを経ているかによつて演算
装置AR₂，AR₄のいずれかを受け入れ、これを記
憶装置ROMのアドレス信号としており、そして
模様選択装置PSの信号を受けて各模様の最終ア
ドレスの次は先頭アドレスに戻している。演算装
置AR₂は該記憶装置のアドレス信号ｉを端子A₂
から受けて、前記した如くｉ＝ｉ＋１なる演算を
行つている。記憶装置ROMは、選択された模様
が例えば第１図及び第２図の場合に対応して、そ
のアドレス０に対して座標Ｊの信号が記憶され、
そして以下アドレス１、２、３…に対してそれぞ
れ座標Ａ，Ｂ，Ｃ…の信号が記憶されており、先
頭アドレス記憶装置ALがそのトリガ用端子Cpに
立上り信号を受けてそのときアドレス０を記憶す
るようになつている。即ち、模様選択によつて第
１図及び第２図の模様が選択されて、カウンタ
CT₁の出力Q₀がＨレベルとなるとカウンタCT₃、
あるいはカウンタCT₄は計数１となつて演算装置
AR₄、データ読み出し装置DR等を介して記憶装
置ROMのアドレス及び記憶装置ALの入力信号
ｉを０とするが、そのときOR回路OR₃，OR₄を
介して動作する単安定回路MMの立上り信号によ
つてセツトされるフリツプフロツプ回路FF₃の肯
定側出力Ｑの立上り信号をトリガ信号となしてｉ
＝０なる信号を記憶するようになしている。
COMP₃は比較器で、その入力端子C₁にバツフア
G₁またはG₁₂の信号を受けており、記憶装置AL
から出力される判定基準入力C₀即ち値０と比較
し、一致したとき出力端ＰをＨレベルとして
AND回路AN₁₇にその一入力として与えている。
AND回路は、AND―OR回路AND―ORを介し
てカウンタCT₂の出力Q₂及びQ₁を他方の入力と
して受けており、そして該AND―OR回路はまた
スイツチSWの端子a₂と、そしてOR回路OR₁₃を
介して端子a₁，a₃の出力を受けていて縫い方式切
替スイツチSWの接点a₂あるいはa₁，a₃のいずれ
が閉であるかによつてカウンタCT₂の出力Q₂あ
るいはQ₁の対応の一方がＨレベルとなつたとき
Ｈレベルとなり、カウンタCT₃，CT₄、フリツプ
フロツプ回路FF₂，FF₃をリセツトするようにな
している。カウンタCT₂はミシン一針毎の縫い目
形成に先立つて前記の如く、記憶装置ROMのア
ドレスを進めて複数よりなる一組の縫い目制御信
号を読み出すが、前記リセツト機能はカウンタ
CT₂の特定な一つの出力Q₁あるいはQ₂がＨレベ
ルとなつたときに記憶装置ROMのアドレスを０
に指定しているとうこれら状態の組合わせによつ
て、模様の最終縫い目の演算出力を含む複数個よ
りなる最終の組の縫い目制御信号読み出しを、そ
の後カウンタCT₂の出力Q₅がＨレベルとなるこ
とをもつて終了させようとするものである。そし
て該リセツトは模様の最初の縫い目以後を繰り返
し形成すべく本制御回路を初期状態に復帰させる
ものである。AND回路AN₁₈〜AN₂₃は各一方の
入力端にカウンタCT₂の出力Q₅を受けていて、
OR回路OR₁₄〜OR₁₉、AND回路AN₄等を介し
て、あるいは直接にバツフアG₂〜G₉を開くタイ
ミングや、ラツチ回路L₁，L₂，L₃のラツチのタ
イミングや演算装置AR₁の演算出力のタイミング
を与えている。AND回路AN₁₈は他方の入力端に
OR回路OR₃の出力を受けていてこれがＨレベル
のときバツフアG₃を開くとともに、OR回路
OR₁₉、AND回路AN₄を介して同期信号発生装置
SYの立上り信号と相俟つてラツチ回路D_oのデー
タをラツチ回路L₁にラツチさせて、模様の最初
の縫い目制御信号を縫い目形成装置DVに与える
ようにしてある。AND回路AN₁₉は、OR回路
OR₂₀を介してAND回路AN₁₁，AN₁₂の出力を他
方の入力として受けており、ラツチ回路D_o-1の
データをラツチ回路L₂に、ラツチ回路D_o+1のデ
ータをラツチ回路L₃にラツチし、これらデータ
とそのときの定数発生装置K_eの値3/4または2/3
を用いて演算装置AR₁にK_e・（L₃−L₂）＋L₂なる
演算を行わしめ、同期信号発生装置SYの立下り
信号と相俟つてラツチ回路L₁をして縫い目形成
装置にその結果を与えるようにしてある。AND
回路AN₂₀はOR回路OR₁₁を介してAND回路
AN₁₅，AN₁₆の出力を他方の入力として受けてお
り、ラツチ回路D_oのデータをラツチ回路L₂に、
ラツチ回路D_o+2のデータをラツチ回路L₃にラツ
チし、これらデータとそのときの定数発生装置
K_e値1/2または1/3を用いて同様に演算し且つ出
力せしめる。AND回路AN₂₁はAND回路AN₁₀の
出力を他方の入力として受けており、ラツチ回路
D_o+1のデータをラツチ回路L₂に、ラツチ回路
D_o+3のデータをラツチ回路L₃にラツチし、同様
に定数発生装置K_eの値1/4とともに演算し且つ出
力する。AND回路AN₂₂はOR回路OR₂₁を介して
AND回路AN₈，AN₉，AN₁₄の出力を他方の入
力として受けており、ラツチ回路D_oのデータを
ラツチ回路L₂に、ラツチ回路D_o+1のデータをラ
ツチ回路L₃にラツチし、同様に定数発生装置K_e
の値1/3または1/2あるいは2/3を用いて同様に演
算し且つ出力せしめる。AND回路AN₂₃はAND
回路AN₁₃の出力を他方の入力として受けており、
ラツチ回路D_o+1のデータをラツチ回路L₂に、ラ
ツチ回路D_o+2のデータをラツチ回路L₃にラツチ
し、同様に定数発生装置K_eの値1/2とともに演算
し且つ出力する。

以上の構成において以下第３図の制御回路によ
つて第１図の点印と実線で示す縫い目模様が形成
される場合の動作を説明する。第４図は第３図の
各構成部材の動作タイミングを説明の必要に応じ
て記載したものであり、横軸は時間で、各直線の
高低は第３図におけると同一の符号で表わした各
部材の出力レベルあるいはトリガレベルを表わし
ている。時刻t₀において制御用電源を投入すると
カウンタCT₁〜CT₄、フリツプフロツプ回路FF₁
〜FF₃はリセツトされる。模様選択装置PSは第
１図または第２図に示す模様を選択しているもの
とする。縫い方式切替スイツチSWの接点a₂を閉
として第１図の点印と実線で示すところの縫いを
指定し、時刻t₁においてコントローラスイツチ
CONTを閉として、以後ミシンは一定速度で運
転されるものとする。時刻t₁においてカウンタ
CT₃はAND回路AN₃を介して立上り信号を受け
て、該カウンタは計数（これを記号ｍで表わす）
１となる。フリツプフロツプ回路FF₁は比較器
COMP₁、OR回路OR₁₀を介して改めてリセツト
信号を受ける。演算装置AR₃はｎ＝2m−１の演
算によりｎ＝１を出力する。演算装置AR₄は更に
ｉ＝ｎ−１の演算によりｉ＝０を出力する。デー
タ読み出し装置DRは記憶装置ROM、先頭アド
レス記憶装置ALにアドレスｉ＝０を与える。記
憶装置ROMの縫い目制御信号出力端A₁からはア
ドレス０に対応して第１図の針落座標Ｊの制御デ
ータ（以下これをデータＪと呼び、他の記号につ
いてもこれに準ずる）が出力される。そしてアド
レス用信号出力端A₂は演算装置AR₂にｉ＝０な
るデータを与えている。また時刻t₁において、
OR回路OR₃を介してフリツプフロツプ回路FF₂
はセツトされ、更にOR回路OR₄を介して単安定
回路MMが動作して、フリツプフロツプ回路F₃
はセツトされ、その立上り信号によつて記憶装置
ALはデータ０を比較器COMP₃の判定基準データ
入力端C₀に与える。そして時刻t₂において、該単
安定回路の立下り信号により、ラツチ回路D_o-1
はAND回路AN₇を介してトリガされてデータＪ
をラツチする。時刻t₂より瞬時遅れてカウンタ
CT₂の出力Q₀がＬ（低）レベル、出力Q₁がＨ（高）
レベルとなると、OR回路OR₅を介して演算装置
AR₂はトリガ信号を受けて該演算装置はｉ←ｉ＋
１なる演算を行つてｉ＝１をデータ読み出し装置
DR及び比較器COMP₃の入力端子C₁に与える。
同時にデータ読み出し装置DRはOR回路OR₆を介
してトリガ信号を受けて記憶装置ROMのアドレ
スｉを１とする。記憶装置ROMの出力端A₁から
は第１図のＡに対応するデータＡが出力される。
そして出力端A₂は演算装置AR₂にｉ＝１なるデ
ータを与える。また時刻t₂において、OR回路
OR₅の信号はOR回路OR₄を介して単安定回路
MMが動作して、そして時刻t₃において、該単安
定回路の立下り信号によるカウンタCT₂の出力
Q₁の立下りにより、ラツチ回路D_oにデータＡを
ラツチせしめる。同時に時刻t₄，t₅，t₆において、
カウンタCT₂の出力Q₂，Q₃，Q₄の立下りにより
ラツチ回路D_o+1，D_o+2，D_o+3にそれぞれデータ
Ｂ、Ｃ、Ｄをラツチせしめる。そしてカウンタ
CT₂の出力Q₅がＨレベルとなると、AND回路
AN₁₈を介してトライステートバツフアG₃はその
ゲートが開かれてラツチ回路D_oのデータＡをラ
ツチ回路L₁に与える。AND回路AN₁₃の出力は
OR回路OR₁₉を介してAND回路AN₄の一方の入
力をＨレベルにしていて、時刻t₇において同期信
号発生装置SYの立下り信号を受けると該ラツチ
回路はデータＡをラツチし、縫い目形成装置DV
をして第１図の第１針縫い目Ａを形成する。同時
にカウンタCT₁はAND回路AN₄の立上り信号に
よつて出力Q₀がＬレベル、出力Q₁がＨレベルと
なる。なおカウンタCT₂の時刻t₂〜t₆の各動作は、
実際には非常に高速に進行するので時刻t₇より充
分手前で終了する。時刻t₈において同期信号発生
装置SYの出力がＨレベルとなると、カウンタ
CT₁の出力Q₁はAND回路AN₉、OR回路OR₂₁、
AND回路AN₂₂を介し、更にそれぞれOR回路
OR₁₄およびOR₁₆を介してバツフアG₄及びG₆のゲ
ートをそれぞれ開き、ラツチ回路D_oとD_o+1のデ
ータＡとＢをラツチ回路L₂とL₃とにそれぞれ与
え、同時に該各ラツチ回路はOR回路ORA₁₈を介
してトリガ信号を受けてこれらデータをラツチし
且つ演算装置AR₁に与える。そして同時にAND
回路AN₉の出力はOR回路OR₇を介して定数発生
装置K_eをして定数1/2を指定させ、その出力を演
算装置AR₁に与える。演算装置はつぎの縫い目Ｋ
のためにK_e・（L₃−L₂）＋L₂＝1/2（Ｂ−Ａ）＋Ａ
なる演算を行つてその結果をラツチ回路L₁に与
える。そして時刻t₉において同期信号発生装置
SYの立下り信号を受けると該ラツチ回路は、デ
ータＫをラツチして縫い目形成装置DVをして第
１図の第２針縫い目Ｋを形成する。同時にカウン
タCT₁の出力Q₂がＨレベルになる。前記縫い目
Ａは第１図に示す如く針最大振巾の中心、即ち振
巾量０であり、縫い目Ｋは先の演算によつて求め
られた如く、縫い目Ａを基準にして縫い目Ｂの振
巾量の1/2の振巾量となしている。以下同様に時
刻t₁₀においてカウンタCT₁の出力Q₂は、AND回
路AN₁₅、OR回路OR₁₁を介してフリツプフロツ
プ回路FF₁をセツトし、更にAND回路AN₂₀を介
し、そしてそれぞれOR回路OR₁₄およびOR₁₇を
介してバツフアG₄及びG₇のゲートをそれぞれ開
き、ラツチ回路D_oとD_o+2のデータＡとＣをラツ
チ回路L₂とL₃とにそれぞれ与え、そして該各ラ
ツチ回路はこれらデータをラツチして演算装置
AR₁に与える。そして同時にAND回路AN₁₅の出
力は、OR回路OR₇を介して定数発生装置K_eをし
て1/2を指定させ、演算装置AR₁に与える。演算
装置はつぎの縫い目ＬのためにK_e・（L₃−L₂）＋
L₂＝1/2（Ｃ−Ａ）＋Ａなる演算を行つてその結
果をラツチ回路L₁に与える。そして時刻t₁₁にお
いて、該ラツチ回路はデータＬをラツチして縫い
目形成装置DVをして第３針縫い目Ｌを形成す
る。同時にカウンタCT₁の出力Q₃がＨレベルに
なる。時刻t₁₂においてカウンタCT₁の出力Q₃は
AND回路AN₁₀を介して定数発生装置K_eをして
１／４を指定させ、更にAND回路AN₂₁を介し、そ
してOR回路OR₁₅を介してバツフアG₅を開き、且
つ該OR回路を介さないでバツフアG₈を開き、ラ
ツチ回路D_o+1とD_o+3のデータＢとＤをラツチ回
路L₂とL₃とにそれぞれ与え、そして該各ラツチ
回路はこれらデータをラツチして演算装置AR₁に
与える。演算装置はつぎの縫い目Ｍのために
K_e・（L₃−L₂）＋L₂＝1/4（Ｄ−Ｂ）＋Ｂなる演算
を行つて、その結果をラツチ回路L₁に与える。
そして時刻t₁₃において該ラツチ回路はデータＭ
をラツチして縫い目形成装置DVをして第４針縫
い目Ｍを形成する。同時にカウンタCT₁の出力
Q₄がＨレベルとなるとAND回路AN₁、OR回路
OR₁を介して該カウンタはリセツトしてその出力
Q₀がＨレベルになる。カウンタCT₂はリセツト
されてその出力Q₀がＨレベルとなる。なお縫い
目Ｋにおいては演算装置AR₁が演算するときの定
数として1/2を使用しているが、縫い目Ｍ以後に
関しては1/4又は3/4等４分割した定数を用いる。
これは模様の初期における特異性に起因している
（模様の終り部についても同様な特異性を有して
いる）。即ち、第１図の丸印と一点鎖線で形成す
る縫いにおいて、点印Ｋを演算するための直線
ABが点印Ｍ，Ｎ等を演算するための直線BD等
に比してその布送り量が半分に対応しているから
である。また点印Ｌ，Ｏ等についても定数として
１／２を用いているのは、最初に針を座標Ａから左
に振らした結果であり、以後点印Ｒ等についても
１／２になつている。前記縫い目Ｌを形成するため
に、最初右に振らせることにより該点印Ｌは丸印
Ｂと一致する。時刻t₁₄において同期信号発生装
置SYがＨレベルとなると、カウンタCT₃はカウ
ントアツプされ、ｍ＝２となる。そして演算装置
AR₃は、ｎ＝2m−１＝３とし、演算装置AR₄は
ｉ＝ｎ−１＝２として、記憶装置ROMはアドレ
ス２が指定される。以下前記同様にカウンタCT₂
のカウントアツプに応じてアドレス２を出発点と
して３、４…とアドレスが進み、そしてラツチ回
路D_o-1，D_o…D_o+3はＢ、Ｃ…Ｆなるデータをそ
れぞれラツチする。そして時刻t₂₀において、ラ
ツチ回路L₁はデータＣをラツチして縫い目形成
装置DVをして第５針縫い目Ｃを形成する。時刻
t₂₁において、カウンタCT₁の出力Q₁はAND回路
AN₁₁を介して定数発生装置K_eをして3/4を指定
させ、更にOR回路OR₂₀、AND回路AN₁₉を介し
てバツフアG₂を開き、そして更にOR回路OR₁₆を
介してバツフアG₆を開き、ラツチ回路D_o-1と
D_o+1のデータＢとＤをラツチ回路L₂とL₃とにそ
れぞれ与え、そして該各ラツチ回路はこれらデー
タをラツチして演算装置AR₁に与える。演算装置
はつぎの縫い目ＮのためにK_e・（L₃−L₂）＋L₂＝
３／４（Ｄ−Ｂ）＋Ｂなる演算を行つて、その結果を
ラツチ回路L₁に与える。そして時刻t₂₂において
該ラツチ回路はデータＮをラツチして縫い目形成
装置DVをして第６針縫い目Ｎを形成する。以下
同様に各縫い目が形成され第16針縫い目が終了し
てカウンタCT₁の出力Q₀がＨレベルとなると、
引続く同期信号発生装置SYがＨレベルとなつた
ときカウンタCT₃はｍ＝５となる。演算装置AR₃
はｎ＝2m−１＝９とし、演算装置AR₄はｉ＝ｎ
−１＝８として、記憶装置ROMはアドレス８が
指定される。カウンタCT₂のカウントアツプに応
じてアドレス８を出発点として９、01…とアドレ
スが進み、そしてラツチ回路D_o-1，D_o…D_o+3は
Ｈ、Ｉ、Ｊ、Ａ、Ｂなるデータをそれぞれラツチ
する。その過程において、カウンタCT₂の出力
Q₂がＨレベルとなると演算装置AR₂はｉ＝０で
あり、よつて比較器COMP₃の出力端ＰはＨレベ
ルとなつて、AND回路AN₁₇はAND―OR回路
AND―ORを介する入力とともにＨレベルとなつ
てカウンタCT₃，CT₄、フリツプフロツプ回路
FF₂，FF₃をリセツトする。引続く同期信号発生
装置SYの立下り信号によつて第17針縫い目Ｉを
形成し、カウンタCT₁の出力Q₁がＨレベルにな
る。AND回路AN₁₁等を介して演算され、同期信
号発生装置SYのつぎの立下り信号によつて第18
針縫い目Ｘを形成し、カウンタCT₁の出力Q₂が
Ｈレベルになる。AND回路AN₁₅等を介して演算
され、同期信号発生装置SYの更につぎの立下り
信号によつて第19針縫い目Ｙを形成し、カウンタ
CT₁の出力Q₃がＨレベルになる。AND回路AN₁₃
等を介して演算され、同期信号発生装置SYの更
につぎの立下り信号によつて第20針縫い目Ｚを形
成し、カウンタCT₁の出力Q₄がＨレベルとなり、
該カウンタは直ちにリセツトされてその出力Q₀
がＨレベルとなる。そして同期信号発生装置SY
の引続く立上り信号によつてカウンタCT₃はカウ
ントアツプ等、第４図の時刻t₁の状態に戻り、模
様は繰り返し形成される。

つぎに縫い方式切替スイツチSWの接点a₃を閉
として第２図の点印と実線とで示す縫いを指定し
た場合は、カウンタCT₃等は作動せず、その代わ
りにカウンタCT₄、比較器COMP₃が作動して同
様に制御される。この場合カウンタCT₄はカウン
タCT₁の出力Q₀がＨレベルとなる毎にカウンタ
CT₃と同様にカウントアツプされるが演算装置
AR₄が演算する式ｉ＝ｎ−１のｎの値としてこれ
に与えている。そしてカウンタCT₁は出力Q₃が
Ｈレベルとなるとリセツトされ、演算装置AR₁が
演算を行うためのカウンタCT₁の出力は、それぞ
れAND回路AN₃，AN₁₂，AN₁₄，AN₁₆を介して
提供される。そして第１図におけると同様に一連
の制御がなされる。

つぎに縫い方式切替スイツチSWの接点a₁を閉
として第１図または第３図の丸印と一点鎖線で示
す縫いを指定した場合は、第４図の時刻t₁におい
てカウンタCT₄はｎ＝１となり、第１図における
動作説明と同様にラツチ回路D_o-1〜D_o+3はデー
タＪ、Ａ…Ｄをラツチする。そして時刻t₇におい
て第１針縫い目Ａを形成してカウンタCT₁の出力
Q₁がＨレベルになる。時刻t₃において該カウンタ
はOR回路OR₁を介してリセツトされる。よつて
その出力Q₂より上位の端子出力をＨレベルとす
ることはなく、且つ出力Q₁を入力としていると
ころのAND回路AN₈，AN₉，AN₁₁，AN₁₂は縫
い方式切替スイツチSWの接点a₂またはa₃の入力
を得ているので、これらAND回路はＨレベルと
なることはなく、よつてAND回路AN₁₉〜AN₂₃
もＨレベルとはならない。よつてラツチ回路D_o
のみがラツチ回路L₁にラツチされ、他のラツチ
回路D_o-1，D_o+1，D_o+2，D_o+3のデータは使用さ
れない。そして前記時刻t₈におけるカウンタCT₁
の出力Q₀の立上り信号によつてカウンタCT₂は
リセツトされ、時刻t₁₄直後におけると同様にラ
ツチ回路D_o-1〜D_o+3のデータは入れ替えられる。
即ち該時刻においてカウンタCT₄はカウントアツ
プされてｎ＝２として記憶装置ROMをアドレス
１に指定してデータＡを出力せしめ、その後のカ
ウンタCT₂の一連の作動とともにラツチ回路D_o-1
〜D_o+3にはそれぞれデータＡ…Ｅがラツチされ、
時刻t₉においてラツチ回路D_oのデータＢがラツチ
回路L₁にラツチされ、第２針縫い目Ｂが形成さ
れる。以下同様に縫い目Ｃ…Ｉがつぎつぎと形成
されて引続く同期信号発生装置SYがＨレベルと
なつたときカウンタCT₄はｎ＝10となり、記憶装
置ROMはアドレス９が指定される。そして同様
にして、ラツチ回路D_o-1，D_o…D_o+3はＩ、Ｊ、
Ａ、Ｂ、Ｃなるデータをそれぞれラツチする。そ
の過程においてカウンタCT₄は比較器COMP₃等
の出力と共にリセツトされる。引続く同期信号発
生装置SYの立下り信号によつて第10針縫い目Ｊ
を形成する。そして同期信号発生装置のつぎの立
上り信号によつてカウンタCT₄はｎ＝１となり、
初期条件に戻つて模様は繰り返し形成される。

（効果）以上の如く、本発明によれば、記憶装置ROM
に記憶されている縫い目制御信号の各々を縫い目
個々に対応させて出力することによる通常の縫い
目制御に対して、これら縫い目制御信号のうち複
数の制御信号を用いて各縫い目を演算して求めて
前記通常の縫い目制御による縫い目間を適宜補う
ことにより、前記通常の縫い目制御による模様形
成と布送りを同一としたとき模様の形状をミシン
の布送り方向に拡大して形成し得るものであり、
サテンステツチの如き一定の布送りによる模様の
布送り方向の拡大、縮小を可能ならしめる。そし
てその構成は従来の前記通常の縫い目制御を行う
ミシンの機構を変更することなく、電子制御によ
つてなし得るものであるから、これら制御構成部
材のチツプ化が可能であり、ミシン内のスペース
の増大を招くことも殆どない。

【図面の簡単な説明】

第１図、第２図は縫い模様例、第３図は本発明
の実施例を示す制御回路図、第４図はその動作説
明のためのタイムチヤートである。図中、ROMは電子的固定記憶装置、SWは縫
い方式切替装置、SYは同時信号発生装置、D_o-1
〜D_o+3は電子的一時記憶装置、CT₁，CT₂はカウ
ンタ、演算装置AR₁、定数発生装置K_eは縫い目
制御信号及び演算装置の各部材である。

Claims

【特許請求の範囲】

１縫い目制御信号を電子的固定記憶装置に記憶
していて縫い目模様を形成可能にしている電子ミ
シンにおいて、前記縫い目制御信号を個々の縫い
目に対応させて形成される通常の縫い目模様指定
と布送り方向に対して該模様の形状を伸縮する指
定とを行いこれらを切替えるため操作されてこれ
ら指定信号を発生する縫い方式切替装置と、ミシ
ン上軸回転毎に信号を発生する同期信号発生装置
と、前記固定記憶装置が記憶している針振巾制御
信号のうち指定の複数の信号を記憶可能にしてい
る電子的一時記憶装置と、縫い目模様を構成する
に当つてその縫い目の序数を前記同期信号発生装
置の信号に関連して計数し前記切替装置の指定に
応じてその各計数毎に更に補助的に計数して前記
一時記憶装置に対して前記伸縮率と縫い目の進行
に応じて針振巾制御信号の記憶内容を指定するカ
ウンタと、線間を分割する分数を定数として発生
する定数発生装置と前記カウンタの計数値に応じ
て前記一時記憶装置より出力される指定の複数の
記憶データと前記定数発生装置より出力される指
定の定数とをそれぞれ用いて、複数の記憶データ
の直線補間による直線上に位置させる為前記複数
の記憶データと定数とで直線を分割計算１振巾方
向成分を針振巾制御信号として算出する縫い目信
号演算装置とを設けてなる電子ミシンのエロンゲ
ータ装置。