JPS6333833B2

JPS6333833B2 -

Info

Publication number: JPS6333833B2
Application number: JP15305082A
Authority: JP
Inventors: Ichiro Myagawa; Nobukyo Sakai; Motoyoshi Nagai
Original assignee: Matsushita Graphic Communication Systems Inc
Current assignee: Panasonic System Solutions Japan Co Ltd
Priority date: 1982-09-02
Filing date: 1982-09-02
Publication date: 1988-07-07
Also published as: JPS5943668A

Description

【発明の詳細な説明】産業上の利用分野本発明は、フアクシミリ装置の記録部や読取部
等、ラスター走査によつて情報の記録や読取りを
行なう装置、特に、ステツプモータを用いた紙送
りによつて副走査を行なう装置における、ラスタ
ー走査のタイミングを制御するための装置に関す
る。

従来例の構成とその問題点フアクシミリ装置の記録部および読取部は、一
般に、ラスター走査によつて画情報の記録および
読取りを行なう。また、そのラスター走査の副走
査は、ステツプモータを動力源とした駆動系で、
記録紙または読取原稿を副走査方向へ送ることに
より行なうのが一般的である。

このようなステツプモータを含む駆動系は、ス
テツプモータにステツプパルス（駆動パルス）を
印加しても直ちに定速まで立ち上がらず、ある時
間応答が遅れる。定速に達する以前に、記録や読
取りを開始すると、画質むら等の好ましくない現
象が起こる。そこで従来から、ステツプモータの
起動（副走査開始）と、記録または読取りの開始
（主走査開始）のタイミング補正を行なつている。
特開昭52−155007号公報（フアクシミリ装置）に
開示されている技術は、その一例である。

このタイミング補正について、第１図で説明す
れば、Ａはステツプモータに供給するステツプパ
ルスである。このステツプパルスで駆動されるス
テツプモータで作動する駆動系（紙送り機構）の
応答（時間―変位特性）がＢである。この図から
明らかなように、ステツプパルスＡの供給を開始
してから、駆動系が定速まで立ち上がるまでに、
ある遅れ時間が生じる。そこで、記録部または読
取部に対するイネーブル信号Ｃの供給開始を、上
記の応答遅れに相当する時間ａだけ、ステツプパ
ルスＡの供給開始より遅らせる。このようなタイ
ミング補正を、例えば記録部に適切に施せば、駆
動系の定速期間、つまり副走査速度が一定に保た
れる期間に、イネーブル信号Ｃのタイミングで画
情報を１ラインずつ記録し、各ラインのドツト並
びを図中Ｄに示すように等間隔にでき、前記応答
遅れによる画質むらを防止できる。

しかし従来のフアクシミリ装置等においては、
個々の機種毎に、上記のタイミング補正を行なう
ための制御回路を個別に設計しているのが実情で
あり、装置開発の期間短縮、コスト削減を図る上
で１つのネツクとなつていた。即ち、前記の応答
遅れ時間は、駆動系の構造やそれに用いるステツ
プモータの種類、記録や読取りの速度等、多くの
要因によつて相当大幅に変動する。しかも、駆動
系の設計段階では応答遅れを十分な確実で予測す
ることは一般に不可能であり、記録部や読取部を
実際に作動させ得る段階に達して、はじめて応答
時間を正しく測定できる。従来は、この段階にな
つてから、初期のタイミング補正を達成できるよ
うにタイミング制御回路の修正、変更を繰り返し
ている。その上、このようにして設計を完了した
タイミング制御回路も、その後に駆動系の変更な
どがあると再度設計をやり直す必要があり、ま
た、他の機種への適用も一般に不可能であつた。

発明の目的本発明は、前述のような不都合を改善するため
に、制御対象装置側の条件の違いに応じて制御パ
ラメータを変更可能とし、種々の装置に対し、前
記のタイミング補正を適切に行なうことのできる
汎用のタイミング制御装置を提供することを目的
とする。

発明の構成本発明によるタイミング制御装置の制御対象と
なる装置は、フアクシミリ装置の記録部や読取部
のように、ラスター走査によつて情報の記録や読
取りを行ない、そのラスター走査の副走査をステ
ツプモータを用いて行なうような装置類である。

本発明のタイミング制御装置は、このような制
御対象装置に対し、前述の様なタイミング補正を
行なうことができるものであり、第１、第２、第
３のレジスタ、これら各レジスタと関連して動作
するステツプパルス制御回路およびイネーブル信
号制御回路とから構成される。各レジスタには、
外部から制御パラメータを任意に設定できる。ス
テツプパルス制御回路は、制御対象装置における
所定ライン数分のラスター走査（情報の記録／再
生）が可能な状態になつた時点から、ステツプパ
ルスを第１のレジスタの設定値で決まる周期で前
記所定ライン数分だけ連続的に送出する。イネー
ブル信号制御回路は、前記時点より第２のレジス
タの設定値で決まる時間を経過した時点から、イ
ネーブル信号を第３のレジスタの設定値で決まる
周期で前記所定ライン数分だけ連続的に送出す
る。ここで、前記ステツプパルスは、制御対象装
置のステツプモータを駆動するためのパルスであ
る。また前記イネーブル信号は、制御対象装置の
ラスター走査の主走査（記録／読取り）のタイミ
ングを制御するための信号である。

実施例の説明以下、図面に沿つて、本発明を一実施例につい
て詳述する。

第２図は本発明の一実施例を示すブロツク図で
ある。本実施例は、フアクシミリ装置の記録部の
タイミング制御に適用した例である。ただし、こ
れはあくまで一例であり、本発明はフアクシミリ
装置の読取部のタイミング制御等にも適用でき
る。

本実施例のタイミング制御装置は、ステツプパ
ルス制御回路１、イネーブル信号制御回路２、制
御パラメータ設定用レジスタ３〜６から構成され
る。レジスタ３〜６は、外部のマイクロコンピユ
ータ（図示せず）のデータバス７および制御バス
８と接続されており、マイクロコンピユータ側よ
り、制御バス８を通じて制御し、データバス７を
通じて任意の値（制御パラメータ）を設定できる
ようになつている。

９はラインバツフア装置であり、外部より入力
される画信号１０を蓄積する。このラインバツフ
ア装置１０は、本タイミング制御装置の一部では
なく、外部の装置である。制御対象の記録部（図
示せず）で記録すべき画信号１１は、ラインバツ
フア装置９から出力される。

ステツプパルス制御回路１は、制御回路１２、
カウンタ１３、およびセレクタ１４から成る。セ
レクタ１４は、制御回路１２からの選択信号１５
にしたがつて、レジスタ３，４の一方の設定値を
選択してカウンタ１３に供給する。カウンタ１３
は制御回路１２からのカウントイネーブル信号１
６がオン状態の期間に、セレクタ１４から与えら
れる値を初期値として、一定周期のクロツクパル
ス１７をカウントし、フルカウントに達すると、
キヤリー信号１８を制御回路１２に送出し、再び
初期値よりカウントを再開する。制御回路１２に
は、画信号１０，１１の同期用クロツクパルス１
９が入力される。このクロツクパルス１９は、ラ
インバツフア装置９にも与えられる。ラインバツ
フア装置９は、内部に所定ライン数分（本実施例
では５ライン分）の画信号が蓄積すると、一定パ
ルス幅のレデイ信号２０を出力するが、このレデ
イ信号２０は制御回路１２に入力される。記録部
内の副走査（紙送り）用ステツプモータ（図示せ
ず）を駆動するためのステツプパルス２１は、制
御回路１２から送出される。

イネーブル信号制御回路２は、制御回路２２、
カウンタ２３、セレクタ２４およびフリツプフロ
ツプ２８から成る。セレクタ２４は、制御回路２
２からの選択信号２５にしたがつてレジスタ５，
６の一方の設定値を選択し、それをカウンタ２３
に供給する。カウンタ２３は、制御回路２２から
のカウントイネーブル信号２６がオン状態の期
間、セレクタ２４から入力される値を初期値とし
てクロツクパルス１７をカウントし、フルカウン
トに達すると、キヤリー信号２７を制御回路２２
へ送出した後、再び初期値からカウントを開始す
る。制御回路２２には、前記のクロツクパルス１
９とレデイ信号２０が入力される。また制御回路
２２からは、バツフアイネーブル信号２９がライ
ンバツフア装置９へ出される。また、このバツフ
アイネーブル信号２９は、フリツプフロツプ２８
を介して、記録部へ記録イネーブル信号３０とし
て供給される。

第３図は、第２図中の主要信号の波形図であ
る。この波形図を参照しながら、本実施例の動作
を説明する。

レデイ信号２０がオンすると（時刻t₁）、制御
回路１２がカウントイネーブル信号１６をオンす
る。この時点では、選択信号１５はオフ状態であ
り、セレクタ１４はレジスタ３の設定値を選択し
ている。したがつて、カウンタ１３はレジスタ３
の設定値を初期値としてクロツクパルス１９をカ
ウントし、フルカウントになるたびにキヤリー信
号１８を出力する。したがつて、キヤリー信号１
８の出る時間間隔T₃は、レジスタ３の設定値で
決まる。

制御回路１２は、レデイ信号２０がオンした直
後から、一定のパルス幅のステツプパルス２１を
１発送出する。以後、キヤリー信号１８が出るた
びにステツプパルス２１を出力する。したがつ
て、ステツプパルス２１の周期T₃は、レジスタ
３の設定値に依存して決まる。ステツプパルス２
１の５発目の送出後、キヤリー信号１８が出た時
に、制御回路１２は選択信号１５をオンする（時
刻t₂）と共に、以後一時ステツプパルス２１の送
出を停止する。したがつて、ステツプモータは減
速し始める。

選択信号１５の反転により、今度はレジスタ４
の設定値がセレクタ１４で選択され、カウンタ１
３はその値を初期値としてカウントを開始する。
その後、キヤリー信号１８が出ると（時刻t₃）、
制御回路１２はカウントイネーブル信号１６およ
び選択信号１５をオフし、初期状態に復帰する。
ここで、前記レジスタ４の設定値に依存する時刻
t₂からt₃までの時間T₄（第３図）は、ステツプモ
ータを含む駆動系の停止待ちのための時間であ
る。なお、制御回路１２は、初期状態以外でレデ
イ信号２０がオンしても無視する。

このように、ステツプパルス制御回路１は、レ
ジスタ３，４の設定値を変更することにより、ス
テツプパルス２１の周期T₃、および駆動系の停
止待ち時間T₄を任意に変えることができる構成
となつている。

一方、イネーブル信号制御回路２においては、
レデイ信号２０がオンすると、制御回路２２はカ
ウントイネーブル信号２６をオンする（時刻t₄）。
この時点では選択信号２５はオフ状態であり、レ
ジスタ５の設定値がセレクタ２４を通じてカウン
タ２３に与えられている。したがつて、カウンタ
２３はレジスタ５の設定値を初期値としてクロツ
クパルス１７のカウントを開始する。レジスタ５
の設定値で決まる時間T₅を経過すると、キヤリ
ー信号２７が出る（時刻t₅）。その直後に、制御
回路２２は一定パルス幅のバツフアイネーブル信
号２９の１発目の送出を開始し、また、選択信号
２５をオンする。カウンタ２３は、セレクタ２４
を介して与えられるレジスタ６の設定値を初期値
としてクロツクパルス１７のカウンタを開始し、
フルカウントになるたびにキヤリー信号２７を送
出する。制御回路２２は、キヤリー信号２７が出
るたびに、バツフアイネーブル信号２９を送出す
る。したがつて、バツフアイネーブル信号２９の
周期T₆は、レジスタ６の設定値に依存する。

バツフアイネーブル信号２９がオンしている期
間に、ラインバツフア装置９より画信号１１が１
ライン分ずつ、クロツクパルス１９と同期して出
力され、記録部へ送られる。バツフアイネーブル
信号２９は、フリツプフロツプ２８を介して、記
録部に対し記録イネーブル信号３０として送出さ
れる。記録イネーブル信号３０はバツフアイネー
ブル信号２９より若干遅れるが、便宜上、第３図
においては両イネーブル信号２９，３０を１つの
波形として示してある。記録部では、記録イネー
ブル信号３０がオンしている間に、クロツクパル
ス１９と同期をとつて１ラインの主走査を実行
し、画信号１１を記録する。

制御回路２２は、バツフアイネーブル信号２９
の５発目のパルスを出力すると、同バツフアイネ
ーブル信号２９の送出を停止する。その直後にキ
ヤリー信号２７が出ると、制御回路２２はカウン
トイネーブル信号２６および選択信号２５をオフ
し、初期状態に戻る（時刻t₆）。

前記の時間T₅は、駆動系の立ち上がりの遅れ
分だけバツフアイネーブル信号２９（記録イネー
ブル信号３０）の送出開始を待たせる時間であ
り、第１図の時間ａに相当する。この時間T₅は、
レジスタ５の設定値を変更することにより、任意
に変化させ得る。また、バツフアイネーブル信号
２９（記録イネーブル信号３０）の周期も、レジ
スタ６の設定値を変更するだけで、任意に変化さ
せることができる。

このように、レジスタ３〜６の設定値を変更す
ることにより、ステツプパルス２１および記録イ
ネーブル信号３０の周期や送出タイミングを任意
に調節できるので、記録部に対する前述のタイミ
ング補正を容易に行なうことができる。また、記
録部のステツプモータの種類の変更、ステツプモ
ータを含む駆動系の構造変更等を行なつた場合で
も、レジスタ３〜６の設定変更だけで容易に対応
できる。このことは、本実施例のタイミング制御
装置を、異種の記録部に対しても共通に適用でき
るということを意味している（レジスタ３〜６の
設定値は、適用する記録部の特性に応じて選定す
る）。

なお、本実施例はステツプパルス２１、および
バツフアイネーブル信号２９（記録イネーブル信
号３０）のパルス幅は固定したが、パルス幅を可
変にすることも容易である。例えば、パルス幅制
御用のレジスタを追加し、データバス７および制
御バス８を通じて、このレジスタにパルス幅指定
値を設定し、制御回路１２および２２において、
その追加レジスタの設定値にしたがつて、ステツ
プパルス２１およびバツフアイネーブル信号２９
（記録イネーブル信号３０）のパルス幅を制御さ
せる。

また、前述のタイミング制御装置を、フアクシ
ミリ装置の読取部に対するタイミング制御に適用
することもできる。その場合は、ステツプパルス
２１を記録部のステツプモータに供給し、記録イ
ネーブル信号３０を読取りイネーブル信号として
記録部に与え、バツフアイネーブル信号２９をラ
インバツフア装置に入力イネーブル信号として与
える。また、そのラインバツフア装置の入力レデ
イ信号を、前記のレデイ信号２０の代りに制御回
路１２，２２に入力する。

更に付言すれば、本発明はフアクシミリ装置の
記録部、読取部に限らず、それと同様の他の装置
に対しても適用できる。

発明の効果前述のように、本発明のタイミング制御装置
は、レジスタの設定変更のみで、イネーブル信号
とステツプパルスのタイミング関係、および周期
を任意に調節でき、フアクシミリ装置の記録部や
読取部、その他同様の装置のラスター走査のタイ
ミング制御のために汎用的に適用できる。したが
つて、本発明によれば、前述したような従来技術
における問題を解決できる。

【図面の簡単な説明】

第１図はフアクシミリ装置の記録部等における
タイミング補正を説明するための図、第２図は本
発明の一実施例を示すブロツク図、第３図は第２
図中の主要信号の波形図である。１…ステツプパルス制御回路、２…イネーブル
信号制御回路、３〜６…レジスタ、７…データバ
ス、８…制御バス、９…ラインバツフア装置、１
０…入力画信号、１１…出力画信号、１２，２２
…制御回路、１３，２３…カウンタ、１４，２４
…セレクタ、２０…レデイ信号、２１…ステツプ
パルス、２９…バツフアイネーブル信号、３０…
記録イネーブル信号。

Claims

【特許請求の範囲】

１ラスター走査によつて情報の記録または読取
りを行なう制御対象装置における、前記ラスター
走査の主走査タイミングを制御するためのイネー
ブル信号、および前記ラスター走査の副走査を行
なうためのステツプモータの駆動用のステツプパ
ルスを供給し、前記ラスター走査のタイミング制
御を行なうタイミング制御装置であつて、外部か
ら任意の値を設定できる第１、第２、および第３
のレジスタと、前記制御対象装置における所定ラ
イン数分の前記ラスター走査が可能な状態になつ
た時点から、前記ステツプパルスを前記第１のレ
ジスタの設定値で決まる周期で前記所定ライン数
分だけ連続的に送出するステツプパルス制御回路
と、前記時点より前記第２のレジスタの設定値で
決まる時間を経過した時点から、前記イネーブル
信号を前記第３のレジスタの設定値で決まる周期
で前記所定ライン数分だけ連続的に送出するイネ
ーブル信号制御回路とを具備するタイミング制御
装置。