JPS6333731B2 - - Google Patents
Info
- Publication number
- JPS6333731B2 JPS6333731B2 JP54135629A JP13562979A JPS6333731B2 JP S6333731 B2 JPS6333731 B2 JP S6333731B2 JP 54135629 A JP54135629 A JP 54135629A JP 13562979 A JP13562979 A JP 13562979A JP S6333731 B2 JPS6333731 B2 JP S6333731B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
- H03K3/2897—Bistables with hysteresis, e.g. Schmitt trigger with an input circuit of differential configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Description
【発明の詳細な説明】
本発明はシユミツト回路にかかり、入力信号の
平均電圧（以下ゼロクロス点という）が変動して
も、それによる影響を除去することのできるシユ
ミツト回路を提供しようとするものである。
平均電圧（以下ゼロクロス点という）が変動して
も、それによる影響を除去することのできるシユ
ミツト回路を提供しようとするものである。
磁気録画再生装置のシリンダーサーボ回路やキ
ヤプスタンサーボ回路において、その速度制御方
式として、モータに歯車を直結し、それに近接し
て配置した検出ヘツドで歯の動きを検出して、そ
の出力周波数が一定になるよう速度制御する方式
がある。一般に、前記検出ヘツドの出力信号は単
一周波数の正弦波信号となるが、前記歯車が偏心
していると、出力信号はわずかに周波数変調と振
巾変調を受けたものとなる。このときの変調周波
数は、モータ１回転につき１周期となる成分が主
となる。このような信号をシユミツト回路で波形
整形する場合、波形整形の閾値電圧に対して出力
信号のゼロクロス点がずれたとき、振巾変調成分
の影響が残こり、ワウとなつてあらわれる。
ヤプスタンサーボ回路において、その速度制御方
式として、モータに歯車を直結し、それに近接し
て配置した検出ヘツドで歯の動きを検出して、そ
の出力周波数が一定になるよう速度制御する方式
がある。一般に、前記検出ヘツドの出力信号は単
一周波数の正弦波信号となるが、前記歯車が偏心
していると、出力信号はわずかに周波数変調と振
巾変調を受けたものとなる。このときの変調周波
数は、モータ１回転につき１周期となる成分が主
となる。このような信号をシユミツト回路で波形
整形する場合、波形整形の閾値電圧に対して出力
信号のゼロクロス点がずれたとき、振巾変調成分
の影響が残こり、ワウとなつてあらわれる。
本発明にかかるシユミツト回路は、このような
ゼロクロス点のずれによる影響を低減させ、無視
できるようにしたものである。
ゼロクロス点のずれによる影響を低減させ、無視
できるようにしたものである。
以下、その一実施例について、第１図を用いて
説明する。
説明する。
図において、Q1，Q2は差動増巾器を構成する
npnトランジスタで、それらのエミツタは定電流
源I1を介してアースに接続されており、それぞれ
のコレクタはpnpトランジスタQ3，Q4を介して電
源端子１に接続されている。トランジスタQ3，
Q4のベースとアースとの間にpnpトランジスタQ5
が挿入されており、かつトランジスタQ4のコレ
クタとトランジスタQ5のベースとが接続されて
いる。トランジスタQ1のベースは抵抗R1とコン
デンサＣを通して入力端子２に接続されている。
npnトランジスタで、それらのエミツタは定電流
源I1を介してアースに接続されており、それぞれ
のコレクタはpnpトランジスタQ3，Q4を介して電
源端子１に接続されている。トランジスタQ3，
Q4のベースとアースとの間にpnpトランジスタQ5
が挿入されており、かつトランジスタQ4のコレ
クタとトランジスタQ5のベースとが接続されて
いる。トランジスタQ1のベースは抵抗R1とコン
デンサＣを通して入力端子２に接続されている。
電源端子１とアースとの間には抵抗R2とツエ
ナーダイオードDZとが直列に挿入されており、
この抵抗R2、ツエナーダイオードDZの接続点と
トランジスタQ1のベースとの間に抵抗R3，R1が
直列に、また同じくトランジスタQ2のベースと
の間に抵抗R4，R5が直列にそれぞれ挿入されて
いる。そして、抵抗R4，R5の接続点と電源端子
１との間に、pnpトランジスタQ6が挿入されてい
る。
ナーダイオードDZとが直列に挿入されており、
この抵抗R2、ツエナーダイオードDZの接続点と
トランジスタQ1のベースとの間に抵抗R3，R1が
直列に、また同じくトランジスタQ2のベースと
の間に抵抗R4，R5が直列にそれぞれ挿入されて
いる。そして、抵抗R4，R5の接続点と電源端子
１との間に、pnpトランジスタQ6が挿入されてい
る。
さらに、電源端子１とアースとの間に、pnpト
ランジスタQ7と抵抗R6，R7が直列に接続されて
おり、そのトランジスタQ7のベースはトランジ
スタQ1，Q3のコレクタに、また抵抗R6，R7の接
続点はnpnトランジスタQ8のベースにそれぞれ接
続されている。npnトランジスタQ8のエミツタは
npnトランジスタQ9のエミツタとともに定電流源
I2を介してアースに接続され、またそのコレクタ
は抵抗R8を通して電源端子１に接続されている。
トランジスタQ9のベースとアースとの間にはベ
ースバイアス電源VAが、またそのコレクタと電
源端子１との間にはpnpトランジスタQ10がそれ
ぞれ挿入されている。なお、トランジスタQ10の
ベースはトランジスタQ6のベースと接続されて
おり、さらにトランジスタQ9，Q10のコレクタに
も接続されている。pnpトランジスタQ11と抵抗
R9とは直列に接続されて、電源端子１とアース
との間に挿入されており、両者の接続点が出力端
子３となる。
ランジスタQ7と抵抗R6，R7が直列に接続されて
おり、そのトランジスタQ7のベースはトランジ
スタQ1，Q3のコレクタに、また抵抗R6，R7の接
続点はnpnトランジスタQ8のベースにそれぞれ接
続されている。npnトランジスタQ8のエミツタは
npnトランジスタQ9のエミツタとともに定電流源
I2を介してアースに接続され、またそのコレクタ
は抵抗R8を通して電源端子１に接続されている。
トランジスタQ9のベースとアースとの間にはベ
ースバイアス電源VAが、またそのコレクタと電
源端子１との間にはpnpトランジスタQ10がそれ
ぞれ挿入されている。なお、トランジスタQ10の
ベースはトランジスタQ6のベースと接続されて
おり、さらにトランジスタQ9，Q10のコレクタに
も接続されている。pnpトランジスタQ11と抵抗
R9とは直列に接続されて、電源端子１とアース
との間に挿入されており、両者の接続点が出力端
子３となる。
上述の構成の回路の動作について、第２図を用
いて説明する。
いて説明する。
抵抗R1，R3の和と同R4，R5の和とが等しくな
るよう設定しておくと、初期状態では、トランジ
スタQ1，Q2のベース電圧が等しくなり、両者の
エミツタ電流はそれぞれI1／２となる。トランジ
スタQ3，Q4，Q5はカーレントミラー回路を構成
しているので、トランジスタQ1のコレクタ電流
はトランジスタQ2のそれに等しく、そのためト
ランジスタQ7にはベース電流が流れず、このト
ランジスタQ7はオフ状態にある。そのため、ト
ランジスタQ8，Q11もオフであり、出力端子３に
出力が発生しない。一方、トランジスタQ8がオ
フのためトランジスタQ9がオンの状態にあるの
で、カーレントミラー回路を構成するトランジス
タQ6，Q10もオンとなつて、トランジスタQ6のコ
レクタ電流が抵抗R4、ツエナーダイオードDZを
通して流れる。このコレクタ電流はトランジスタ
Q9のエミツタ電流I2とほぼ等しいため、トランジ
スタQ6のコレクタ電圧はツエナーダイオードDZ
による電圧VZとR4I2の和となり、トランジスタ
Q2のベース電圧はトランジスタQ1のそれに比べ
てほぼR4I2だけ高くなつて、トランジスタQ2が
完全にオンとなる。それにより、トランジスタ
Q1が完全にオフとなる。
るよう設定しておくと、初期状態では、トランジ
スタQ1，Q2のベース電圧が等しくなり、両者の
エミツタ電流はそれぞれI1／２となる。トランジ
スタQ3，Q4，Q5はカーレントミラー回路を構成
しているので、トランジスタQ1のコレクタ電流
はトランジスタQ2のそれに等しく、そのためト
ランジスタQ7にはベース電流が流れず、このト
ランジスタQ7はオフ状態にある。そのため、ト
ランジスタQ8，Q11もオフであり、出力端子３に
出力が発生しない。一方、トランジスタQ8がオ
フのためトランジスタQ9がオンの状態にあるの
で、カーレントミラー回路を構成するトランジス
タQ6，Q10もオンとなつて、トランジスタQ6のコ
レクタ電流が抵抗R4、ツエナーダイオードDZを
通して流れる。このコレクタ電流はトランジスタ
Q9のエミツタ電流I2とほぼ等しいため、トランジ
スタQ6のコレクタ電圧はツエナーダイオードDZ
による電圧VZとR4I2の和となり、トランジスタ
Q2のベース電圧はトランジスタQ1のそれに比べ
てほぼR4I2だけ高くなつて、トランジスタQ2が
完全にオンとなる。それにより、トランジスタ
Q1が完全にオフとなる。
入力端子２の正弦波電圧を印加したとすると、
トランジスタQ1のベース電圧は第２図Ａに示す
ように次第に高くなり、それがトランジスタQ2
のベース電圧に等しくなると、トランジスタQ1
にほぼI1／２に等しいコレクタ電流が流れる。ト
ランジスタQ1のベース電圧がトランジスタQ2の
ベース電圧、すなわちVZ＋R4I2を越えると、ト
ランジスタQ1のコレクタ電流はトランジスタQ2
のコレクタ電流（ほぼI1／２）を越える。これに
より、トランジスタQ3のコレクタ電流はトラン
ジスタQ4のコレクタ電流と等しく保持されてい
るため、トランジスタQ7にベース電流が流れ、
第２図Ｂに示すように、このトランジスタQ7が
オフからオンとなる。それに伴つて、トランジス
タQ8のベース電圧がトランジスタQ9のベース電
圧VAを越え、第２図Ｃに示すように、このトラ
ンジスタQ8がオフからオンとなる。したがつて、
同図Ｄに示すように、トランジスタQ11もオフか
らオンとなつて、出力端子３に得られる出力は高
レベルとなる。
トランジスタQ1のベース電圧は第２図Ａに示す
ように次第に高くなり、それがトランジスタQ2
のベース電圧に等しくなると、トランジスタQ1
にほぼI1／２に等しいコレクタ電流が流れる。ト
ランジスタQ1のベース電圧がトランジスタQ2の
ベース電圧、すなわちVZ＋R4I2を越えると、ト
ランジスタQ1のコレクタ電流はトランジスタQ2
のコレクタ電流（ほぼI1／２）を越える。これに
より、トランジスタQ3のコレクタ電流はトラン
ジスタQ4のコレクタ電流と等しく保持されてい
るため、トランジスタQ7にベース電流が流れ、
第２図Ｂに示すように、このトランジスタQ7が
オフからオンとなる。それに伴つて、トランジス
タQ8のベース電圧がトランジスタQ9のベース電
圧VAを越え、第２図Ｃに示すように、このトラ
ンジスタQ8がオフからオンとなる。したがつて、
同図Ｄに示すように、トランジスタQ11もオフか
らオンとなつて、出力端子３に得られる出力は高
レベルとなる。
一方、トランジスタQ8のオンによつて、トラ
ンジスタQ9はオフとなり、それに伴なつてトラ
ンジスタQ10がオフし、同Q6もオフとなる（第２
図Ｅ）。トランジスタQ6のオフによつて、トラン
ジスタQ2のベース電圧はツエナーダイオード電
圧VZとなる。
ンジスタQ9はオフとなり、それに伴なつてトラ
ンジスタQ10がオフし、同Q6もオフとなる（第２
図Ｅ）。トランジスタQ6のオフによつて、トラン
ジスタQ2のベース電圧はツエナーダイオード電
圧VZとなる。
次に、入力電圧が第２図Ａに示すように低下し
て行き、トランジスタQ1のベース電圧がトラン
ジスタQ2のベース電圧より低くなると、前者の
コレクタ電流が後者のそれよりも少なくなり、ト
ランジスタQ7にベース電流が流れなくなつて、
このトランジスタQ7はオンからオフとなる（第
２図Ｂ）。それに伴つてトランジスタQ8がオンか
らオフへ変化し（第２図Ｃ）、トランジスタQ11
もオンからオフとなり（第２図Ｄ）、出力端子３
の出力が低レベルになる。トランジスタQ9がオ
フからオンとなるので、トランジスタQ6，Q10も
オンになつて、トランジスタQ6のコレクタ電圧
がVZ＋R4I2となり（第２図Ｅ）、トランジスタQ2
のベース電圧はそれにほぼ等しくなる。したがつ
て、トランジスタQ2のベース電圧はトランジス
タQ1のそれよりR4I2だけ高くなり、トランジス
タQ1はオンからオフに、またトランジスタQ2は
オフからオンにそれぞれ変化する。
て行き、トランジスタQ1のベース電圧がトラン
ジスタQ2のベース電圧より低くなると、前者の
コレクタ電流が後者のそれよりも少なくなり、ト
ランジスタQ7にベース電流が流れなくなつて、
このトランジスタQ7はオンからオフとなる（第
２図Ｂ）。それに伴つてトランジスタQ8がオンか
らオフへ変化し（第２図Ｃ）、トランジスタQ11
もオンからオフとなり（第２図Ｄ）、出力端子３
の出力が低レベルになる。トランジスタQ9がオ
フからオンとなるので、トランジスタQ6，Q10も
オンになつて、トランジスタQ6のコレクタ電圧
がVZ＋R4I2となり（第２図Ｅ）、トランジスタQ2
のベース電圧はそれにほぼ等しくなる。したがつ
て、トランジスタQ2のベース電圧はトランジス
タQ1のそれよりR4I2だけ高くなり、トランジス
タQ1はオンからオフに、またトランジスタQ2は
オフからオンにそれぞれ変化する。
このように、トランジスタQ1がオンからオフ
に反転するときのゼロクロス点からのずれは極め
て小さい。これにより、入力信号に振巾変調成分
があつても、その影響がトランジスタQ1のオン
からオフに変化するときの位相ずれは、それがオ
フからオンに変化するときの位相ずれに比べて非
常に小さくなる。この実施例においては、トラン
ジスタQ1のオンからオフへの変化を検出し、そ
れによつて磁気録画再生装置等の速度制御を行な
えば、回転検出部分の出力信号が振幅変調をうけ
ていても、その影響は大巾に軽減することができ
る。
に反転するときのゼロクロス点からのずれは極め
て小さい。これにより、入力信号に振巾変調成分
があつても、その影響がトランジスタQ1のオン
からオフに変化するときの位相ずれは、それがオ
フからオンに変化するときの位相ずれに比べて非
常に小さくなる。この実施例においては、トラン
ジスタQ1のオンからオフへの変化を検出し、そ
れによつて磁気録画再生装置等の速度制御を行な
えば、回転検出部分の出力信号が振幅変調をうけ
ていても、その影響は大巾に軽減することができ
る。
以上説明したように、本発明のシユミツト回路
は、対をなす第１、第２のトランジスタを有し、
それぞれのベースには同じインピーダンスをも
ち、同一の定電圧源を共有するところの第１、第
２のバイアス回路が接続されている第１の差動増
巾回路、この第１の差動増巾回路に接続され、そ
の第２のトランジスタへの供給電流に応じて第１
のトランジスタに電流を供給する第１のカーレン
トミラー回路、対をなす第３、第４のトランジス
タを有し、前記第３のトランジスタの入力端には
前記第１の差動増巾回路の第１のトランジスタの
出力信号が供給され、かつ第２のトランジスタの
入力端には一定バイアス電圧が供給されている第
２の差動増巾回路、および、この第２の差動増巾
回路の第４のトランジスタへの供給電流に応じて
前記第２のバイアス回路に電流を供給する第２の
カーレントミラー回路を具備するものである。こ
のシユミツト回路では、第１の差動増巾回路には
第１のカーレントミラー回路により電流を供給す
るとともに、その第２のベースバイアス回路に、
第２の差動増巾回路の動作に応じて、第２のカー
レントミラー回路によつて電流を供給しているの
で、動作にヒステリシスが与えられる。これによ
り、出力信号の立下りの位相は、入力信号に変動
があつても、きわめて少なく、入力信号の振巾変
動成分による影響を軽減することができる。
は、対をなす第１、第２のトランジスタを有し、
それぞれのベースには同じインピーダンスをも
ち、同一の定電圧源を共有するところの第１、第
２のバイアス回路が接続されている第１の差動増
巾回路、この第１の差動増巾回路に接続され、そ
の第２のトランジスタへの供給電流に応じて第１
のトランジスタに電流を供給する第１のカーレン
トミラー回路、対をなす第３、第４のトランジス
タを有し、前記第３のトランジスタの入力端には
前記第１の差動増巾回路の第１のトランジスタの
出力信号が供給され、かつ第２のトランジスタの
入力端には一定バイアス電圧が供給されている第
２の差動増巾回路、および、この第２の差動増巾
回路の第４のトランジスタへの供給電流に応じて
前記第２のバイアス回路に電流を供給する第２の
カーレントミラー回路を具備するものである。こ
のシユミツト回路では、第１の差動増巾回路には
第１のカーレントミラー回路により電流を供給す
るとともに、その第２のベースバイアス回路に、
第２の差動増巾回路の動作に応じて、第２のカー
レントミラー回路によつて電流を供給しているの
で、動作にヒステリシスが与えられる。これによ
り、出力信号の立下りの位相は、入力信号に変動
があつても、きわめて少なく、入力信号の振巾変
動成分による影響を軽減することができる。
第１図は本発明にかかるシユミツト回路の一実
施例の構成を示す図、第２図はその動作波形図で
ある。 １……電源端子、２……入力端子、３……出力
端子、Q1，Q2……第１の差動増巾回路のトラン
ジスタ、Q3，Q4，Q5……第１のカーレントミラ
ー回路のトランジスタ、Q8，Q9……第２の差動
増巾回路のトランジスタ、Q6，Q10……第２のカ
ーレントミラー回路のトランジスタ、R1，R3…
…第１のバイアス回路の抵抗、R4，R5……第２
のバイアス回路の抵抗、DZ……ツエナーダイオ
ード、VA……バイアス電圧源、I1，I2……定電流
源。
施例の構成を示す図、第２図はその動作波形図で
ある。 １……電源端子、２……入力端子、３……出力
端子、Q1，Q2……第１の差動増巾回路のトラン
ジスタ、Q3，Q4，Q5……第１のカーレントミラ
ー回路のトランジスタ、Q8，Q9……第２の差動
増巾回路のトランジスタ、Q6，Q10……第２のカ
ーレントミラー回路のトランジスタ、R1，R3…
…第１のバイアス回路の抵抗、R4，R5……第２
のバイアス回路の抵抗、DZ……ツエナーダイオ
ード、VA……バイアス電圧源、I1，I2……定電流
源。
Claims (1)
- １ エミツタが共通に接続された第１、第２のト
ランジスタによつて第１の差動増幅回路を構成
し、前記第１のトランジスタのベースには第１の
定電圧源から第１の抵抗を介して接続され、第２
のトランジスタのベースには前記第１の定電圧源
から第２の抵抗を介して接続され、前記第１の差
動対トランジスタのエミツタを第１の定電流源I1
に接続し、前記第２のトランジスタへの供給電流
に応じて第１のトランジスタへの供給電流を供給
する第１のカーレントミラー回路と、エミツタが
共通に接続された第３、第４のトランジスタによ
つて第２の差動増幅回路を構成し、前記第３のト
ランジスタのベースには前記第１のトランジスタ
からの出力信号が接続され、前記第４のトランジ
スタのベースは第２の定電圧源に接続され、前記
第２の差動対トランジスタのエミツタは第２の定
電流源I2に接続され、前記第４のトランジスタへ
の供給電流に応じて前記第２のトランジスタのベ
ースへのバイアス回路の第２の抵抗の中点に電流
を供給する第２のカーレントミラー回路とを具備
し、入力信号を前記第１の差動増幅回路の第１の
トランジスタのベースに供給するとともに、前記
第２の差動増幅回路の第３のトランジスタにより
出力信号を得ることを特徴とするシユミツト回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13562979A JPS5658320A (en) | 1979-10-19 | 1979-10-19 | Schmitt circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13562979A JPS5658320A (en) | 1979-10-19 | 1979-10-19 | Schmitt circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5658320A JPS5658320A (en) | 1981-05-21 |
| JPS6333731B2 true JPS6333731B2 (ja) | 1988-07-06 |
Family
ID=15156267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13562979A Granted JPS5658320A (en) | 1979-10-19 | 1979-10-19 | Schmitt circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5658320A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5827425A (ja) * | 1981-08-11 | 1983-02-18 | Nec Corp | シユミツト回路 |
-
1979
- 1979-10-19 JP JP13562979A patent/JPS5658320A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5658320A (en) | 1981-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4072870A (en) | Comparison circuit having programmable hysteresis | |
| US4024462A (en) | Darlington configuration high frequency differential amplifier with zero offset current | |
| JPH02892B2 (ja) | ||
| JP2542722B2 (ja) | 非対称信号生成回路 | |
| JPS6333731B2 (ja) | ||
| US4737696A (en) | Actuator drive circuit | |
| JPH0479171B2 (ja) | ||
| JPS5951178B2 (ja) | パルス信号制御回路 | |
| JPS6366453B2 (ja) | ||
| JP3221058B2 (ja) | 整流回路 | |
| JPS6147447B2 (ja) | ||
| JPH06119606A (ja) | Ｈブリッジ回路 | |
| US4048549A (en) | Circuit for eliminating current noises from d.c. motor | |
| JPH0425210A (ja) | 出力電圧制御回路 | |
| JPH0216042B2 (ja) | ||
| JP2814532B2 (ja) | 両波整流回路 | |
| JPH01106590A (ja) | 自動利得制御回路 | |
| JPS6217956B2 (ja) | ||
| JPH0520010Y2 (ja) | ||
| JP2985835B2 (ja) | オペアンプおよびボルテージフォロア | |
| JP2586732B2 (ja) | 検波回路 | |
| JPH0588566B2 (ja) | ||
| JPH0345568B2 (ja) | ||
| JPS6217885B2 (ja) | ||
| JPH0441533B2 (ja) |