JPS6333029A - 位相同期発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、同期端局装置のデータ受信部Ｃ二おいてＬ
Ｏ同調回路などによりデータより抽出したクロック信号
；；ビット同期した安定したクロック信号を生成する位
相同期発振回路に関するものである。

〔従来の技術〕

第４図は従来の位相同期発振回路の構成図であり９図に
おいてｆｉ＋はクロクク信号入力端子、（２）はクロッ
ク信号出力端子、（３）は位相比較器、（４）はチャー
ジポンプ、（５１Ｈローパスフイルタ、（６）は電圧制
御水晶発掘器、（７）は分周回路である。

クロック信号入力端子（１）より入力されるクロック信
号は位相比較器（３）において電圧制御水晶発振器（６
）の出力信号を分周回路（７）で分周して得られる出力
クロック信号と位相比較される。位相比較器（３）は、
入力クロック信号と出力クロック信号の立ち下がりの位
相を比較し１位相の進み、遅れに対応した２つの位相誤
差信号を出力し、チャージポンプ（４）を駆動する。チ
ャージポンプ（４）では位相の進み、遅れに応じてＨｉ
　ｇｈ及びＬｏｗレベルの信号を出力し、この出力信号
をローパスフィルタ（５）で濾波することにより電圧制
御水晶発振器（６）の発振周波数を制御する直流電圧が
得られる、入力クロック信号の位相に対して出力クロッ
ク信号の位相が遅れている場合には、チャージポンプ（
４）からＨｉ　ｇｈレベルの信号が出力されるためロー
パスフィルタ（５）の出力電圧のレベルが上がり電圧制
御水晶発振器（６）の発振周波数が増加する。このため
、入力クロック信号と出力クロック信号の位相差が小さ
くなる。

一方、入力クロック信号の位相に対して出力クロック信
号の位相が進んでいる場合には。

チャージポンプ（４）からＬｏｗレベルの信号が出力さ
れ、ローパスフィルタ（５）の出力電圧のレベルが下が
り電圧制御水晶発振器（６）の発振周波数が減少する。

この場合にも入力クロック信号と出力クロック信号の位
相差が小さくなる。以上の動作を繰り返すことにより入
力クロック信号にビット同期した出力クロック信号が得
られる。

〔発明が解決しようとする問題点〕

入力クロック信号として例えば受信データからＬＯ同調
回路により抽出したクロック信号を考えると、入力クロ
ック信号にはジッタやノイズが含まれている可能性がる
り、また、場合によってはパルス抜けが生じることも考
えられる。このよ５な場合、従来までの位相同期発振回
路においては、ノイズやパルス抜けによって位相比較器
（３）から不要な位相誤差信号が出され、チャージポン
プ（４）が駆動されるので動作が不安定となり入力クロ
ック信号と出力クロック信号のビット同期がとれなくな
るという問題点がめった。また、入力クロック信号（ニ
ジツタが含まれている場合には出力クロック信号にジッ
タが伝搬するなどの問題点がめった。

この発明は上記のような問題点を解消するためになされ
たもので、入力クロック信号中のパルス抜け、ジッタ及
びノイズによる影響を抑え、安定に動作できる位相同期
発振回路を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る位相同期発振回路では、パルス抜け検出
回路により入力クロック信号中のパルス抜けを検出し、
その検出信号で位相比較器の出力にマスクをかけること
によってパルス抜けによる不要な位相誤差信号の伝搬を
防ぐとともに人力クロック信号と出力クロック信号の位
相差を位相差検出回路で検出し、位相同期後にゲート信
号生成回路により位相比較器の出力にマスクをかけるこ
とにより、入力クロック信号に含まれるジッタやノイズ
による影響を除去している。

〔作　用〕

この発明において入力クロック信号にパルス抜けが生じ
た場合、パルス抜け検出回路によりパルスの抜りた位置
が検出され、この時、位相比較器の出力に生じる不要な
位相誤差信号にマスクをかけることにより不要な位相誤
差信号のチャーシボ：／プへの伝搬がｌｓｎ止すれる。

また、入力クロック信号と出力クロック信号の位相差検
出回路において監視ちれ。

入力クロックィｇ号と出力クロック信号の位相差が一定
値以下になると同期状態と判定し。

ゲート信号生成回路により位相比較器の出力にマスクが
かけられる。

この時９位相比較器の出力に位相誤差信号が生じる位置
、即ち入力クロック信号と出力クロック信号の立ち下が
りの位置でのみ同期状態を保つのに必要な適当な幅で位
相誤差信号がチャージポンプへ伝わる様にマスクをかけ
ることにより入力クロック信号に含まれるノイズやジッ
タに伴う不要な位相誤差信号がチャージポンプへ伝搬す
るのを防いでいる。

また、入力クロック信号と出力クロック信号の位相差が
一定値以上になるとそれを位相差検出回路で検出し、非
同期状態と判定し、ゲート信号生成回路によってかかる
マスクを解除している。これは、非同期状態においては
位相誤差信号のパルス幅が大きくなり、同期状態へ引き
込まれる過程においては１位相誤差信号をマスクをかけ
ずに直接チャージポンプへ伝えることが必要となるため
である。

〔実施例〕

以下、この発明の一実施例を図につい゛て説明する。第
１図においてｆｉｌはクロック信号入力端子、（２）は
クロック信号出力端子、（３）は位相比較器、（４）は
チャージポンプ、（５）はローパスフィルタ、（６）は
電圧制御水晶発振器、（７）は電圧制御水晶発振器（６
）の出力信号から各種の制御信号、クロック信号を生成
する信号生成回路、（８）はパルス抜け検出回路、（９
）は位相差検出回路、αＧはゲート信号生成回路、αｕ
ｌｒｌゲート回路でるる。また、　　（４１）、（４２
）はチャージポンプ（４）の構成要素で、いずれも３ス
テートバッファ、　　（８１）〜（８４）はパルス抜け
検出回路（８）の構成要素で（８１）は入力クロック信
号の％タイムスロット分だけ遅延させる遅延素子、　　
（８２）は入力クロック信号のにタイムスロットだけ遅
延させる遅延素子、　　（８３）はＥＸＯＲゲ−）、（
８４）はＯＲゲートである。（９１）〜（９３）は位相
差検出回路（９）の構成要素で（９１）はＮ。

几ゲート、　　（９２）はゲート回路、　　（９３）は
ゲート回路（９２）の出力信号（Ｍ）のパルス幅をカウ
ントするカウンタ、　　（９４）ｄカウンタ（９３）か
らのカウント値に応じた２通りの位相差検出信号のうち
の一方を選択するセレクタである。（１０１）〜（１０
３）はゲート信号生成回路の構成要素であり、　　（１
０１）はＲ５７リツプフロツブ、　（１０２ンはＤフリ
ップフロップ、　　（１０３）はゲート回路でるる。ま
た、第２図は第１図に示す回路の動作を説明するだめの
回路各部の波形図でるり、（５）−山は第１図中の対応
する記号の導線上のそれぞれの波形を表わす。

クロック信号入力端子（１）より供給される入力クロッ
ク信号（Ａ）にはノイズ、ジッタ、パルス抜けが含まれ
ており、第２図の信号内の波線部はパルス抜けを表わし
ている。この入力クロック信号（Ａ）はパルス抜け検出
回路（８）の遅延素子（８１）により％タイムスロット
分だけ遅延され、その出力信号（Ｂ）と入力クロック信
号（Ａ）との排他的論理和なとり、さらに人力クロック
信号を％タイムスロット分だけ遅延させた信号（（−）
とＥＸＯＲゲート（８３）の出力との論理和をとること
によりパルス抜け検出回路（８）の出力信号（Ｄ）が得
られる。信号（Ｄ）は第２図１ユ示すように入力クロッ
ク信号にパルス抜けが生じると、　　Ｌｏｗレベルの信
号となる。信号（均は、信号生成回路（７）において電
圧制御水晶発振器（６）の出力を分周して得られる出力
クロック信号であり９位相比較器（３）において人力ク
ロック信号（４）と出力クロック信号（Ｅ）の立ち下が
りにおける位相差が検出され１位相の進み。

遅れに応じて位相誤差信号が出力される。信号（Ｆ′）
は、進み及び遅れに対応する位相誤差信号のＮＯ几をと
った信号でｅ’）、！２図に示すように入力クロック信
号（４）と出力クロック信号（匂の立ち下がりにおける
位相差に等しいパルス幅のパルス信号となる。入力クロ
ック信号（５）（−パルス抜けがある場合は第２図の信
号（ト）の斜線部に示すように不要な位相誤差信号が生
じろが、ゲート回路Ｉにおいてパルス抜け検出回路（８
１の出力信号（ｑがＬｏｗレベルの間はチャージポンプ
（４）への入力をともにＨｉｇｈレベルとすることによ
り位相誤差信号にマスクをかけ、不要な位相誤差イボ号
がチャージボンプ（４）へ伝搬するのを防いでいる。こ
の時。

チャージポンプ（４）の出力ＨＨｉｇｈインピーダンス
状態となりローパスフィルタ（５）の出力電圧は保持さ
れる。

次に位相差検出回路（９）及びゲート信号生成回路α〔
の動作を説明する。まず９位相差検出回路（９）では信
号（Ｆ）ｉ二対して信号Φ）によりゲート回路（９２）
でマスクをかけることによりパルス抜けによる不要な位
相誤差信号を信号（？）より除去し、不要な位相誤差信
号の除去された信号（財）のパルス幅を信号生成回路（
７）からの適当なりロック信号（ト）を使ってカウンタ
（９３）でカウントし、カウント数Ｎ１でＬｏｗレベル
の出力となる信号（０）とカウント数Ｎ２でＬｏｗレベ
ルの出力となる信号（Ｐ）を出力する。（Ｎ１くＮ２）
　　これらの信号（Ｑと（Ｐ）はセレクタ（９４）　ｌ
二人力され、ゲート信号生成回路（１１におけるＤフリ
ップフロップ（１０２）の出力信号（Ｊ）がＨｉｇｈレ
ベルの場合は信号（０）が選択され、　　Ｌｏｗレベル
の場合は信号（Ｐ）が選択される様になっている。Ｄ　
７１Ｊツブフロツプ（１０２）の出力信号（Ｊ）は後述
するように位相同期発振回路が同期状態にあるか非同期
状態にあるかに応じてそれぞれＬｏｗレベル及びＨｉｇ
ｈレベルとなっている。したがって９位相差検出回路（
９）は、同期状態の場合（−比べて非同期状態の場合の
方が位相差の検出感度が高くなっている。これは後述す
る工う菟二位相誤差信号のパルス幅が十分に小嘔くなり
てからマスク信号（６）を位相誤差信号にかけろととも
にマスク信号（６）設定後は入力信号のジッタによりマ
スク信号（（至）が解除されないようにするためでるる
。セレクタ（９４）の出力信号は几Ｓフリップフロブブ
（１０１）のセット端子に加えられ、リセット端子には
信号生成回路（７）からのリセット信号ＣＧ）が加えら
れる。したがって、入力クロック信号（５）と出力クロ
ック信号（均の立ち下がりにおける位相差がセレクタ（
９３）の選択状態によりカウント数Ｎ１まだはカウント
数Ｎ２に相当する大きさ以上になるとリセット信号（ｑ
でリセットがかけられるまでフリップ７０ツブ（１０１
）の出力信号（ロ）は、　Ｈｉｇｈレベルの信号となる
。この信号（ハ）はフリップフロップ（１０１）にリセ
ットがかけられる手前で信号生成回路（７）からのトリ
ガ信号（Ｉ）によってトリガされる。したがって、第２
図に示すように７リツプフロツプ（１０２）の出力信号
（Ｊ）は、入力クロック信号囚と出力クロック信号（８
の位相差がカウント数Ｎ１またはカウント数Ｎ２に相当
する大きさ以上になると…ｇｈレベルとなり、その時の
出力値が次の位相差の比較をする時点まで保持される。

したがって、信号（Ｊ）は入力クロック信号（５）と出
力クロック信号（ト））の立ち下がりにおける位相差の
大きさに応じて位相差検出回路が同期状態にめるか、ま
たは非同期状態にあるかを表わしており、過去において
同期状態にあるか非同期状態（′−めるかによって同期
状態と非同期状態を判定する位相差のしきい値が異なり
、非同期状態におけるしきい値の方が同期状態における
しきい値よりも小さくなっている。

信号（Ｊ）がＬｏｗレベルになると同期状態であると判
定され、ゲート回路（１０３）においてゲートが開かれ
信号生成回路（７）からのマスク信号（６）がゲート回
路αＤに加えられる。この時９位相誤差信号の生じる出
力クロック信号（Ｅ）の立ち下がりを中心とした前後一
定の幅を除いて位相誤差信号は位相の進み、遅れに応じ
て出力クロプク信号（Ｅ）の立ち下がりを中心とした前
後に生じるからマスク信号（ＩＱのパルス幅を第３図に
示すように出力クロック信号（Ｅ）の立ち下がりの前後
に入力クロック信号囚のジッタの幅（Ｑより小さい幅に
選ぶことによりジッタ（：よって生じる不要な位相誤差
信号が軽減され、出力クロック信号（ト）へのジッタの
伝搬が抑えられる。また、入力クロック信号（４）に含
まれるノイズにより不要な位相誤差信号が生じてもそれ
が信号（Ｋ）によってかけられるマスク内にるる場合に
はチャージポンプへの伝搬が阻止される。また、非同期
状態から同期状態へ移る時１位相誤差信号のパルス幅が
十分に小さくなってから信号（ト）によってマスクをか
ける必要かめるから、第３図に示すようにマスクを設定
する入力クロック信号（５）と出力クロック信号（ト）
）の位相差のしきい値（ｂ）は入力クロック信号（４）
のジッタの幅（Ｃ）より少し大きく選び、この幅に合わ
せてカウンタ（９３）のカウント数Ｎ１を決める。さら
に、同期状態においては入力クロック信号囚のジッタに
よる位相誤差信号で信号（６）によるマスクが解除され
ないようにするために、第３図に示すようにマスクを解
除する入力クロック信号（Ａ）と出力クロック信号（Ｅ
）の位相差のしきい値（ａ）を非同期状態において設定
した幅より大きく選び、この幅に合わせてカウンタ（９
３）のカウント数Ｎ２を決める。したがって、同期状態
において何らかの原因で入力クロック信号（５）と出力
クロック信号（均の位相差が拡がり、その幅がカウント
数Ｎ２に相当する幅を越えるとマスク信号（Ｋ）は解除
され、パルス抜けの場合を除いて位相誤差信号は直接チ
ャージポンプ（４）へ供給され、同期引き込みが迅速に
行われるようになっている。なお、第３図において（ｄ
）Ｈマスク信号（６）、（ｅ）は出力クロック（ｂ’）
の立ち下がりの位相を表わしているなお、上記実施例で
は入力端子（１）にはクロック信号が入力する場合を想
定したが１本発明による位相同期発振回路は、パルス抜
けに対する保護機能をもつので、入力端子ｆｉｌにはデ
ータ信号が入力してもよく、出力端子（２）の２倍の周
波数のクロックを信号生成回路（７）よりとり出すこと
により入力データ信号にビット同期したクロック信号を
得ることが出来る〔発明の効果〕 〔発明の効果〕 以上のようにこの発明によればパルス抜け検出回路を設
けることによりパルス抜けに伴って生じる不要な位相誤
差信号が除去され。

また同期状態においては位相誤差信号にマスクをかける
ことによって入力信号に含まれるジッタ及びノイズに伴
う不要な位相誤差信号が除去されるのでノイズ、パルス
抜け、及びジッタが入力クロック信号に含まれていても
安定に動作し、出力クロック信号へのジッタの伝搬の少
ない位相同期発振回路の得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による位相同期１を 発振回路構成図、第２図鴫第１図に示す回路の動作を説
明するための回路各部の波形図、第３図はマスク信号、
ジッタの幅、マスク信号設定のしきい値、及びマスク信
号解除のしきい値の相互関係を示す図である。（３）は
位相比較器、（４）はチャージポンプ、（５）はローパ
スフィルタ、（６）は電圧制御水晶発振器、（７）は信
号生成回路、（８）はパルス抜け検出回路、（９）は位
相差検出回路。 １ｌＩＧはケート信号生成回路、αυはゲート回路であ
る。なお１図中、同一符号は同一、または相当部分を示
す。

Claims (1)

【特許請求の範囲】
1. 入力クロック信号中のパルス抜けを検出するパルス抜け
   検出回路と、入力クロック信号を第１の入力信号、出力
   クロック信号を第２の入力信号とする位相比較器と、電
   圧制御水晶発振器の出力信号より各種のクロック信号及
   び制御信号を生成する信号生成回路と、入力クロック信
   号と出力クロック信号の位相差を検出する位相差検出回
   路と、上記パルス抜け検出回路からの出力信号、上記位
   相差検出回路からの出力信号、及び上記信号生成回路か
   らの各種の制御信号、クロック信号を受け、入力クロッ
   ク信号と出力クロック信号の位相差に応じてゲート信号
   の設定、解除をするゲート信号生成回路と、上記パルス
   抜け検出回路の出力信号を第１のゲート信号、上記ゲー
   ト信号生成回路の出力信号を第２のゲート信号とし、上
   記位相比較器の２つの出力信号にマスクをかけるゲート
   回路と、上記ゲート回路の２つの出力信号により駆動さ
   れ、３ステートバッファにより構成されるチャージポン
   プと、上記チャージポンプの出力信号から低周波の成分
   だけを抽出するローパスフィルタと、上記ローパスフィ
   ルタの出力信号を制御信号とする電圧制御水晶発振器と
   を備え、入力クロック信号中にパルス抜け、ジッタ及び
   ノイズが生じても安定に動作できることを特徴とする位
   相同期発振回路。