JPH08237240A - クロックパルスの発生方法、クロックパルス発生装置及びクロック再生回路 - Google Patents
クロックパルスの発生方法、クロックパルス発生装置及びクロック再生回路Info
- Publication number
- JPH08237240A JPH08237240A JP31065695A JP31065695A JPH08237240A JP H08237240 A JPH08237240 A JP H08237240A JP 31065695 A JP31065695 A JP 31065695A JP 31065695 A JP31065695 A JP 31065695A JP H08237240 A JPH08237240 A JP H08237240A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock pulse
- controlled oscillator
- clock
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 230000007704 transition Effects 0.000 claims abstract description 51
- 238000011084 recovery Methods 0.000 claims description 45
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 claims description 28
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 claims description 28
- 230000000630 rising effect Effects 0.000 claims description 20
- 230000001360 synchronised effect Effects 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 8
- 238000005070 sampling Methods 0.000 claims description 6
- 230000011664 signaling Effects 0.000 claims description 2
- 230000001172 regenerating effect Effects 0.000 abstract description 2
- 230000010354 integration Effects 0.000 description 9
- 238000012549 training Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 208000027697 autoimmune lymphoproliferative syndrome due to CTLA4 haploinsuffiency Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0057—Operations, administration and maintenance [OAM]
- H04J2203/006—Fault tolerance and recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Pulse Circuits (AREA)
Abstract
つ簡単に調整することができ、しかも誤った同期をその
発生時刻にかかわらず回避することができるクロックパ
ルスの発生方法、クロックパルス発生装置及びクロック
再生回路を提供する。 【解決手段】 電圧制御型発振器を備えた位相同期ルー
プを用いて出力クロックパルスを発生するクロックパル
スの発生方法である。一連のデータパルスと一連の基準
クロックパルスとを供給し、上記電圧制御型発振器をそ
の最低の動作周波数で動作するように上記位相同期ルー
プをリセットする。上記位相同期ループのリセットを解
除して、上記電圧制御型発振器を上記基準クロックパル
スの周波数の倍数の周波数に同期させ、上記データパル
スの遷移の存在を検出する。上記データパルスの遷移を
検出したときに、上記電圧制御型発振器を上記データパ
ルスに同期させ、上記位相同期ループから上記出力クロ
ックパルスを出力する。
Description
テム、特に、位相同期ループ(PLL)を用いたクロッ
クパルスの発生方法、クロックパルス発生装置及びクロ
ック再生回路に関する。
期ループが、クロック信号を回復すべきデータ列の周波
数とは異なる周波数に同期したときに、誤った同期状態
が発生する。データ列のボーレートの低調波又は高調波
(例えば、1/2又は2倍)に対する誤った同期が時々
生じる。誤った同期はまたデータ列のボーレートに近接
した他の周波数で発生する場合がある。これは、位相同
期ループの電圧制御型発振器(以下、VCOという。)
とデータ列の各周波数がある小さな周波数量よりも大き
く異なる場合には、データ列からのクロック再生のため
に用いた標準的な位相検出器が位相同期ループを同期さ
せるように駆動できない場合があるために生じる。この
差は典型的には、VCOの全体の周波数範囲よりも非常
に小さい。このことは、通常、複数の大規模集積回路
(VLSI)に設けられた複数のVCOを用いる場合で
ある。なぜならば、そのような複数のVCOはプロセ
ス、電圧及び温度の変化に対して、VCOの周波数範囲
が常に、クロックの周波数と位相を回復させるためのデ
ータ列の周波数を含むことを確立させるような広い周波
数範囲を有する必要があるからである。「誤った同期」
の議論は、論文「W.K.Victor,“The A
pplications of Linear Ser
vo Theory tothe Design of
AGC Loops”,Proceedingsof
the IRE,Vol.48,1960年2月」に
示されている。
た同期をさけるために、次の2つの方法のうちの1つを
用いている。第1の方法は、VCOの全体の周波数範囲
が制限されかつその中心が回復すべきデータ列の周波数
に設定されるようにVCOを同調し又は調整する方法で
ある。もし、VCOが十分に制限されているならば、こ
のことは、位相検出器が常に位相同期ループを同期状態
に駆動することができる。この方法の欠点は、VCOの
周波数範囲を同調又は調整するための製造コストが生じ
ることである。低コストの大量生産物に対しては、その
ような方法は実行不可能である。
回復すべきデータ列の周波数に2乗に近接して関係する
ものと知られており、典型的には水晶発振器によって供
給されるクロックに位相同期ループを同期させる位相/
周波数検出器を用いて上記位相同期ループをトレーニン
グ(学習又は訓練)する方法である。コストを下げるた
めに、用いられる基準水晶振動子は、通常、データ列の
ボーレートの整数の約数の周波数を有する。例えば15
5.56MHzを回復させるときは、位相同期ループを
トレーニングするために、19.44MHzの基準水晶
振動子を使用することができる。この19.44MHz
の周波数は、回復すべきクロックの公称周波数の1/8
である。
ーニングの直後の誤った同期のみを回避することであ
る。もし他の時間で誤った同期化状態になる可能性があ
るならば、この状態を検出して再トレーニングさせると
いう方法は使用すべきでない。
くドリフトしてずれるという状態のもとでの典型的なケ
ースは、信号の損失のイベント中において発生する。例
えば、信号の損失は、受信されたデータ列を伝送するケ
ーブル又は光ファイバが切断された時に発生する。信号
の損失を検出するために、多くのクロック再生位相同期
ループ回路は、信号の損失のしきい値を形成する多くの
数のビット区間にわたって受信信号の遷移が生じないと
きを検出するカウンタを備える。信号の損失の検出時
に、位相同期ループは基準信号に強制的に再トレーニン
グされてもよい。
が存在するかもしれないが、それは結果として、単一の
信号の損失のしきい値を乱すことがないときに、位相同
期ループをドリフトさせるのに十分に長い時間の間で
は、遷移の密度は低くなる。この状態を取り組むために
は、多くのクロック再生位相同期ループ回路は、受信さ
れたデータ列をモニタするための論理回路を備えるとと
もに、受容できない低い遷移密度のイベントが発生した
ときを検出し、基準信号に強制的に再トレーニングさせ
る。例えば、クロック再生位相同期ループ回路は、遷移
のない80ビットの期間の後に、信号損失を検出して表
わす論理回路と、もし240ビットの窓において8個の
遷移よりも少ない遷移が存在しているときに、低い遷移
密度を検出して表わし、かついずれかの状態が発生した
場合には再トレーニングさせる論理回路とを備えること
ができる。
つかの欠点がある。第1に、そのようなアルゴリズムが
位相同期ループ回路を誤った同期の問題に導くように十
分にドリフトさせることができるすべての低い遷移密度
のイベントを検出するということを証明することが難し
いかもしれない。第2に、もし悲観的なアルゴリズム
が、すべての問題のある低い遷移密度のイベントを検出
するというより高い信頼性を有するように選択されたな
らば、このとき、クロック再生位相同期ループの性能
は、再トレーニングが不必要である多くの場合において
再トレーニングすることによって劣化するであろう。こ
のことは、基準信号に対して典型的にはほぼ同期してい
る受信されたデータ列に対して同期の損失(同期ずれ)
を生じさせるであろう。
hronous OpticalNetwork:同期
光ネットワーク)のデータ列や、スクランブルされたN
RZライン符号化法に基づいた他のデータ列を取り扱う
ときに、やっかいである。そのようなライン符号化法を
用いるときに、データ列は、当該問題の遷移無しの期間
がより長くなるにつれてそのことが生じる可能性が小さ
くなるということを除いて、すべて0のデータ又はすべ
て1のデータのランレングスに対する制限を有しない1
の密度が平均50%のランダムビット列のように現れ
る。
タのときは、当該システムの有効なビット誤り率の性能
を制限するこれらのアルゴリズムを有しないように、誤
った同期の問題を防止するという観点から、楽観的な信
号損失検出アルゴリズムと、低い遷移密度検出アルゴリ
ズムを有するように動作される。
ることにより問題となる遷移密度のイベントを検出しよ
うとする試みにおいては、誤った同期の問題を高い確率
で回避するためには、我々は、非常に複雑なアルゴリズ
ムを備えるか、もしくは、クロック再生位相同期ループ
の潜在的な性能の劣化を受け入れる必要がある。
な妨害が結果として高い遷移密度をもたらすという状況
があるかもしれないが、それにもかかわらず、クロック
再生位相同期ループに対して誤った同期を発生するよう
に十分にドリフトさせるかもしれない。典型的なモデル
は、長い到達距離に対して最適化された簡単な光ファイ
バ受信機の使用を含む。そのような受信機は、検出可能
な最低の受信光レベルを検出するように自動利得制御を
備える必要があり、低い光レベルの動作において最大レ
ベルを抽出するためのスケルチ回路を有しないかもしれ
ない。
の状態のもとでは、そのような受信光装置は、典型的に
は、おそらく光受信機によって用いられる電源上のシス
テム雑音に関係した複数の周波数で、それらの出力上で
本質的に雑音を発生するであろう。そのような光装置の
出力が上述したような基準信号に対してトレーニングす
ることに依存するクロック再生位相同期ループに供給さ
れるときに、問題が未解決なある光ファイバの条件のも
とでは、上記位相同期ループはその公称動作周波数から
かなり離れた周波数で駆動されるかもしれない。その結
果、ある適切な受信信号が修復されるときに上記位相同
期ループは同期状態にならないであろう。従って、この
とき、誤った同期の問題を引き起こす。
されないオープンループモードに戻る。クロック再生
は、典型的には、複数のシステム内で複数のシリアルデ
ータリンクの受信端で用いられる。接続された回路の数
を最小化するために、高い信号ビットレートが典型的に
は用いられる。コストを最小化するためには、要求され
る性能を達成することができる最小の可能な周波数の性
能をVLSIに実装する技術を使用することが所望され
る。
COがVLSIデバイスの中に形成されかつ調整が実行
されないときに、そのような複数のVCOは、プロセ
ス、電圧及び温度における変化があるときに、当該VC
Oの周波数範囲が常にクロックを回復すべきデータ列の
周波数を含むことを確立するための広い周波数範囲を有
する必要がある。
をクロック再生位相同期ループの回りで閉じるために、
典型的には分周器であるいくつかの論理回路は、VCO
の制御範囲の上限よりも高い周波数で動作する必要があ
る。このことは、位相同期ループの制御論理回路の設計
において、煩わしい拘束条件を伴う。例えば、与えられ
た典型的なVCOの周波数範囲において、155Mbi
t/sのクロック再生回路を設計するときに、上記ルー
プを閉じる論理回路は200MHz以上で動作する必要
がある。同様に、622MHzのクロック再生回路のた
めのループを閉じる論理回路は800MHz以上の周波
数で動作する必要がある。
て、VCOの周波数範囲を自動的にかつ簡単に調整する
ことができ、しかも誤った同期をその発生時刻にかかわ
らず回避することができるクロックパルスの発生方法、
クロックパルス発生装置及びクロック再生回路を提供す
ることにある。
信号の前に印加された、例えば信号の損失又は雑音など
の信号のタイプにかかわらず、正しい信号が印加された
ときに、“誤った同期”モードに陥ることなく、常に例
えば公称周波数から±20ppm以内の正しい信号に同
期することができることを確立するクロック再生方法及
びシステムが実現される。このことは、もしVCOが上
記正しい信号に同期しないならば、位相同期ループのV
COを強制的に基準信号源に同期させることによって実
行される。
その公称動作周波数よりも低い周波数にリセットするこ
とにより初期化され、当該VCOの最低動作周波数から
公称動作周波数への周波数を増加させる方向でトレーニ
ングされることを確立する。このことは、VCOと、V
COの周波数範囲の上限の周波数で動作するVCOに関
連する位相同期ループの閉回路とに依存する必要がある
ということを回避する。
スの発生方法は、電圧制御型発振器を備えた位相同期ル
ープを用いて出力クロックパルスを発生するクロックパ
ルスの発生方法であって、(a)一連のデータパルスと
一連の基準クロックパルスとを供給するステップと、
(b)上記電圧制御型発振器をその最低の動作周波数で
動作するように上記位相同期ループをリセットするステ
ップと、(c)上記位相同期ループのリセットを解除し
て、上記電圧制御型発振器を上記基準クロックパルスの
周波数の倍数の周波数に同期させるステップと、(d)
上記データパルスの遷移の存在を検出するステップと、
(e)上記データパルスの遷移を検出したときに、上記
電圧制御型発振器を上記データパルスに同期させるステ
ップと、(f)上記位相同期ループから上記出力クロッ
クパルスを出力するステップとを含むことを特徴とす
る。
生方法は、請求項1記載のクロックパルスの発生方法に
おいて、(e)上記電圧制御型発振器を上記データパル
スに同期させるステップはさらに、(e.1)上記一連
のデータパルスに基づいた上記電圧制御型発振器の出力
信号の約数の信号と、上記基準クロックパルスとの間の
タイミング差を検出するステップと、(e.2)予め決
められた期間中で、予め決められた数のタイミング差が
検出されたときに、上記電圧制御型発振器を上記基準ク
ロックパルスの周波数の倍数の周波数に同期させ、か
つ、上記(d)、(e)、(e.1)及び(e.2)の
ステップを繰り返すステップとを含むことを特徴とす
る。
発生方法は、請求項2記載のクロックパルスの発生方法
において、ステップ(e.1)は、(i)上記電圧制御
型発振器の出力信号の約数の信号を所定の分周比で分周
して分周された約数の信号を供給するステップと、(i
i)上記分周された約数の信号を上記基準クロック信号
と同期させるステップと、(iii)基準クロックカウン
タを用いて上記基準クロック信号を計数するステップ
と、(iv)上記各分周された約数の信号の生成毎に、上
記基準クロック信号の1つのクロック周期にわたって信
号パルスを供給するステップと、(v)上記基準クロッ
クカウンタの計数値を別のカウンタに格納するステップ
と、(vi)上記信号パルスに応答して上記基準クロック
カウンタをクリアするステップと、(vii)上記信号パ
ルスに応答して上記別のカウンタをサンプリングするス
テップと、(viii)上記別のカウンタの状態が、予め決
められた公差内又は公差0で上記電圧制御型発振器の出
力信号の約数の信号を分周するステップ(i)において
用いられる分周比と異なるときに、上記ステップ(e.
2)を実行するステップとにより実行されることを特徴
とする。
スの発生方法は、請求項3記載のクロックパルスの発生
方法において、上記分周比は8192であって、上記予
め決められた公差内の上記別のカウンタの状態は819
0、8191又は0であることを特徴とする。
生方法は、請求項2記載のクロックパルスの発生方法に
おいて、ステップ(e.1)は、上記基準クロックパル
スの立ち上がりエッジと上記電圧制御型発振器の出力信
号の約数の信号の立ち上がりエッジとを検出し、上記基
準クロックパルスの各立ち上がりエッジでアップ/ダウ
ンカウンタの計数値をインクリメントし、上記約数の信
号の各立ち上がりエッジで上記アップ/ダウンカウンタ
の計数値をデクリメントし、上記予め決められた期間の
後に上記アップ/ダウンカウンタをサンプリングし、上
記アップ/ダウンカウンタをリセットすることによって
実行され、上記アップ/ダウンカウンタの状態が0、+
1又は−1以外の場合には上記ステップ(e.2)を実
行することを特徴とする。
発生方法は、請求項5記載のクロックパルスの発生方法
において、上記予め決められた期間は、上記電圧制御型
発振器の出力信号の約数の信号の8192サイクルに対
応する時間であることを特徴とする。
ス発生装置は、電圧制御型発振器を備えた位相同期ルー
プを用いて出力クロックパルスを発生するクロックパル
ス発生装置であって、(a)一連のデータパルスと一連
の基準クロックパルスとを供給する手段と、(b)上記
電圧制御型発振器をその最低の動作周波数で動作させる
ように上記位相同期ループをリセットする手段と、
(c)上記位相同期ループのリセットを解除して、上記
電圧制御型発振器を上記基準クロックパルスの周波数の
倍数の周波数に同期させる手段と、(d)上記データパ
ルスの遷移の存在を検出する手段と、(e)上記データ
パルスの遷移を検出したときに、上記電圧制御型発振器
を上記データパルスに同期させる手段と、(f)上記位
相同期ループから上記出力クロックパルスを出力する手
段とを備えたことを特徴とする。
装置は、請求項7記載のクロックパルス発生装置におい
て、上記電圧制御型発振器を上記データパルスに同期さ
せる手段はさらに、(e.1)上記一連のデータパルス
に基づいた上記電圧制御型発振器の出力信号の約数の信
号と、上記基準クロックパルスとのタイミング差を検出
する手段と、(e.2)予め決められた期間の中で、予
め決められた数のタイミング差が検出されたときに、上
記電圧制御型発振器を上記基準クロックパルスの周波数
の倍数の周波数に同期させ、上記(d)、(e)、
(e.1)及び(e.2)の手段の処理を繰り返す手段
とを備えたことを特徴とする。
生装置は、請求項8記載のクロックパルス発生装置にお
いて、上記(e.1)手段の処理は、(i)上記電圧制
御型発振器の出力信号の約数の信号を所定の分周比で分
周して、分周された約数の信号を供給する手段と、(i
i)上記分周された約数の信号を基準クロック信号と同
期させる手段と、(iii)基準クロックカウンタを用い
て、基準クロック信号を計数する手段と、(iv)上記分
周された約数の信号の生成毎に、上記基準クロック信号
の1つのクロック周期にわたって、信号パルスを供給す
る手段と、(v)上記基準クロックカウンタの計数値を
別のカウンタに格納する手段と、(vi)上記信号パルス
に応答して上記基準クロックカウンタをクリアする手段
と、(vii)上記信号パルスに応答して上記別のカウン
タをサンプリングする手段と、(viii)上記別のカウン
タの状態が、予め決められた公差内又は公差0で、上記
電圧制御型発振器の出力信号の約数の信号を分周する手
段(i)において用いられる分周比と異なる場合に、上
記(e.2)手段の処理を実行する手段とによって実行
されることを特徴とする。
ルス発生装置は、請求項9記載のクロックパルス発生装
置において、上記分周比は8192であって、上記予め
決められた公差内の上記別のカウンタの状態は819
0、8191又は0であることを特徴とする。
生装置は、請求項8記載のクロックパルス発生装置にお
いて、上記(e.1)手段は、上記基準クロックパルス
の立ち上がりエッジと上記電圧制御型発振器の出力信号
の約数の信号の立ち上がりエッジとを検出する手段と、
上記基準クロックパルスの各立ち上がりエッジでアップ
/ダウンカウンタの計数値をインクリメントし、かつ上
記約数の信号の各立ち上がりエッジで上記アップ/ダウ
ンカウンタの計数値をデクリメントする手段と、上記予
め決められた期間の後に、上記アップ/ダウンカウンタ
をサンプリングして上記アップ/ダウンカウンタをリセ
ットし、上記アップ/ダウンカウンタの状態が0、+1
又は−1以外の場合に、予め決められた数のタイミング
差が予め決められた期間中に検出されたとき、上記電圧
制御型発振器を上記基準クロックパルスの周波数の倍数
の周波数に同期させ、かつ、上記(d)、(e)、
(e.1)及び(e.2)の手段の処理を繰り返す手段
とを備えたことを特徴とする。
発生装置は、請求項11記載のクロックパルス発生装置
において、上記予め決められた期間は、上記電圧制御型
発振器の出力信号の約数の信号の8192サイクルに対
応する時間であることを特徴とする。
生回路は、(a)電圧制御型発振器と、上記電圧制御発
信器の出力端子に接続されたモード分周器と、上記モー
ド分周器の出力端子に接続された第1の位相検出器と、
上記第1の位相検出器から出力された出力信号を受信し
出力信号を上記電圧制御型発振器に出力するループフィ
ルタとを直列に接続して備えたデジタル位相同期ループ
と、(b)デジタル入力信号を上記第1の位相検出器の
他方の入力端子に印加する手段を備え、これによって、
上記第1の位相検出器は上記デジタル入力信号と上記モ
ード分周器の出力信号との間の位相差を表わす出力信号
を供給し、(c)基準クロック信号の入力端子と、
(d)上記基準クロック信号を第2の位相検出器の入力
端子で受信する第2の位相検出器と、(e)上記電圧制
御型発振器の出力信号を受信し、DCLK信号を発生す
る基準分周器と、(f)上記DCLK信号を上記第2の
位相検出器の他方の入力端子に印加する手段と、(g)
上記DCLK信号と上記基準クロック信号と上記モード
分周器の出力信号とを受信し、上記DCLK信号と上記
基準クロック信号とが上記モード分周器の出力端子から
の予め決められた数のパルスだけ異なるときに、範囲外
れ信号を発生するクロック差検出器と、(h)上記第1
の位相検出器と上記第2の位相検出器とのいずれか1つ
の出力信号を、上記ループフィルタに通過させるマルチ
プレクサと、(i)範囲外れ信号を受信し、範囲外れ信
号が存在するときに上記第2の位相検出器の出力信号を
上記ループフィルタに通過させるように上記マルチプレ
クサを制御する一方、上記範囲外れ信号が存在しないと
きに上記第1の位相検出器の出力信号を上記ループフィ
ルタに通過させるように上記マルチプレクサを制御する
状態マシンとを備えたことを特徴とする。
は、請求項13記載のクロック再生回路において、上記
入力信号と上記モード検出器の出力信号とを受信し、上
記入力信号の遷移密度を決定し、上記入力信号の遷移密
度がクロック再生のために十分であることを示す指示信
号を供給する遷移検出器をさらに備え、これによって、
上記範囲外れ信号を受信しないときであっても上記指示
信号が存在しないとき、上記状態マシンは上記第2の位
相検出器の出力信号を通過させるように上記マルチプレ
クサを制御する一方、上記指示信号が存在しかつ上記範
囲外れ信号が存在しないとき、上記状態マシンは上記第
1の位相検出器の出力信号を通過させるように上記マル
チプレクサを制御することを特徴とする。
ついて以下図面を参照して説明する。後述するクロック
再生方法とクロック再生装置の好ましい実施形態は、典
型的には、同期光ネットワークシステム(SONETシ
ステム)において使用されるような、622Mbit/
s(又は311Mbit/s又は155Mbit/s)
のクロック信号のクロック再生回路について説明されて
いるが、本発明はこれに限定されない。
振器(VCO)1を備え、VCO1の出力信号はモード
分周器3の入力端子に印加され、モード分周器3の出力
端子はデータ回復位相検出器5の一方の入力端子に接続
され、データ回復位相検出器5の出力端子はループフィ
ルタ7を介してVCO1の入力端子に接続される。デー
タ回復位相検出器5の出力端子は詳細後述するようにル
ープ制御マルチプレクサ17を介してループフィルタ7
に接続される。クロックを再生するための入力データ信
号RSD(以下、入力データ信号という。)は、データ
回復位相検出器5の他方の入力端子に印加される。
態において、VCO1は622MHzで動作し、VCO
1は、プロセス、温度及び電圧の変動に対して常に62
2MHzの周波数で発振するように、十分広い動作範囲
を有する必要がある。622MHzの動作周波数は、そ
の動作範囲の中心周波数になる必要があり、数百MHz
の動作範囲を有することが好ましい。また、VCO1
は、固有の低いジッタの発生に対して最適化することが
必要である。典型的なシステムにおいては、VCO1の
最大動作周波数は、すべての動作状態のもとで、900
MHzよりも低い周波数となるであろう。
zの出力信号を、分周比1,2,4又は12で分周する
ことにより、622,311,155,又は51MHz
のクロックを生成し、当該クロックは、データ回復又は
データ再生のために用いられ、従って、622,31
1,155,又は51MHzのクロック信号の再生(又
は回復)もしくは合成のためのシステムを構成するため
に用いられる。分周比は、モード分周器3の制御入力端
子に印加されるモード制御信号MODE(1:0)によ
って選択されかつ外部から制御され、モード分周器3
は、11,10,01,又は00の4つの制御ビットを
用いて、4つの分周比のうちの1つを選択することがで
きる。
受信されたアップパルス又はダウンパルスを積分して、
VCO1を制御するために用いられる制御電圧を発生す
る。ループフィルタ7は、固有の低いジッタの発生のた
めに、かつ、クロック再生中において十分な大きなジッ
タの公差を許容するとともにクロック合成中において十
分に大きな基準信号のジッタの減衰量を許容する伝達関
数を提供することができるように設計される必要があ
る。
あり、入力データ信号RSDのシリアルの入力データ列
の入力データの遷移の位相の比較と、VCO1とモード
分周器3からの分周されて再生されたクロック出力にお
ける遷移とに基づいて、アップパルス又はダウンパルス
を発生する。シリアルの入力データ列RSDがスクラン
ブルされているとき、すなわち、1のビット密度が50
%の疑似ランダムパターンであって、そのビットレート
が分周されたVCO出力のクロック周波数の122pp
m以内であるときに、データ回復位相検出器5はループ
フィルタ7及びVCO1を真の同期状態に向かって正確
に駆動する必要があるという特徴を有する必要がある。
SCLKと回復データ信号RSDOは、公知の方法で、
例えば、そのアイパターンのアイの中心でシリアルデー
タ列をサンプリングし、位相調整されたクロック出力R
SCLKと、再び時間的なタイミング調整を行ったデー
タ出力RSDOとを発生することによって、位相検出器
5から出力される。
データ回復位相検出器5は、VCO1からの分周された
出力信号と、入力データ信号RSDとの間の位相差を検
出して、アップパルス又はダウンパルスを発生し、当該
アップパルス又はダウンパルスをループフィルタ7を介
してVCO1に出力し、VCO1は、アップパルス又は
ダウンパルスが発生されなくなるまでその位相と周波数
を調整する。この基本的な位相同期ループは、上述した
ような誤った同期の問題を有するであろう。
1の出力端子から622MHzの出力信号を受信し、当
該出力信号を分周比8,12,16,又は32で分周し
て、77,51,38,又は19MHzのクロック信号
DCLKを生成する。分周比は、プログラマブル基準分
周器13の制御入力端子に印加される2ビット信号RE
FSEL(1:0)によって外部から選択される。プロ
グラマブル基準分周器13は、50%のデューティサイ
クルを有する出力信号を生成し、制御がすべての時刻で
のVCOにおいて保持されることを確立するように62
2MHzを超える周波数で良好に動作することができる
ことが必要である。好ましくは、プログラマブル基準分
周器13は、上述したように約900MHzであるVC
O1の最高動作周波数以上で動作するように設計する必
要がある。もしこのことが不可能であれば、強制的に低
い周波数で発振を開始する方法を用いることができる。
マブル基準分周器13から出力されるクロック信号DC
LKを一方の入力端子で受信し、他方の入力端子で基準
クロック信号REFCLKを受信する。当該検出器15
は、これらの2つの入力端子にそれぞれ入力される2つ
の信号を比較して、データ回復位相検出器5からのパル
ス出力の代わりに、ループフィルタ7に供給されるアッ
プパルス又はダウンパルスを発生する。これらのパルス
は常にVCO1の動作周波数にかかわらずVCO1を基
準クロックREFCLKに対して真の同期状態となるよ
うに駆動する。この検出器15は、真の位相/周波数検
出器である必要がある。
外れ状態を検出するための回路を含んでもよく、当該回
路は、基準位相/周波数検出器15を複製することによ
り構成されるが、デッドバンド(dead band)
を生じるように挿入された遅延を有する。このデッドバ
ンドの目的は、2つの入力信号が位相調整から大きくは
ずれたときにのみ発生されるパルスを有することにあ
る。そのアップ信号とダウン信号は論理和演算されて同
期外れ信号を生成する。
せず。)されたとき、基準位相/周波数検出器15は強
制的にダウンパルスを発生する。これらのパルスは、こ
れらのパルスを積分するループフィルタ7に供給され、
結果としてVCO1を強制的にその最低周波数に設定す
る。
数検出器15からの2つの出力信号はそれぞれ、ループ
制御マルチプレクサ17の2つの入力端子に供給され
る。後述するように制御状態マシン19から受信され
て、その制御入力端子Cへの入力信号の値に依存して、
データ回復位相検出器5から入力されるアップパルス及
びダウンパルスと、基準位相/周波数検出器15からの
アップパルス及びダウンパルスのどちらか一方を通過さ
せ、ループフィルタ7を介してVCO1に出力する。
出力信号と、入力データ信号RSDとを受信し、入力デ
ータ信号RSDの遷移密度がクロック再生の目的のため
に適当であるか否かを決定する。遷移検出器21は、も
し入力データ信号RSDに80ビットの区間の間に遷移
が存在しない場合には、制御状態マシン19に対して指
示信号を供給する。
ット区間を計数するカウンタを備えることができ、当該
カウンタは最大80まで計数できる7ビットカウンタで
あり、遷移が存在するとリセットされる。これはSON
ET標準のために明記された標準的な信号損失のしきい
値であるので、計数値のしきい値として80が好まし
い。
は、その処理区間を終了しかつ他の状態であることを決
定するまで、遷移密度が不適当であることを示す。
号REFCLKと、プログラマブル基準分周器13から
のクロック信号DCLKとを受信して、これらの各周波
数を比較する。比較は、処理区間を確立するためにクロ
ック信号DCLKの8192サイクルにわたって実行さ
れる必要がある。当該各区間において、クロック信号D
CLKのサイクルの数を計数する必要がある。もしこの
計数値が1よりも大きく異なると、クロック差検出器2
3は、基準クロック信号REFCLKとクロック信号D
CLKが、基準クロック信号REFCLKと比較して1
22ppmよりも大きく異なることを示す信号を発生し
て、制御状態マシン19に供給する必要がある。さもな
ければ、クロック差検出器23は、基準クロック信号R
EFCLKとクロック信号DCLKとの差が、122p
pm以下であることを示す信号を発生して制御状態マシ
ン19に供給する。
されている回路によって構成することができる。当該ク
ロック差検出器23の実施形態において、2つの13ビ
ットカウンタが使用される。クロック信号DCLKは、
好ましくはリップル分周器29を用いて分周比8192
で分周される。分周された信号は基準クロック信号RE
FCLKに同期されているに違いないので、このような
非同期の設計方法は安全確実である。直列に接続された
3つのフリップフロップ30A,30B,30Cとノア
ゲート31は、基準クロック信号REFCLKとの同期
化のためと、クロック信号DCLKを分周する分周器2
9の出力信号の立ち上がりエッジを検出するために用い
られる。ノアゲート31の出力は、基準クロック信号R
EFCLKの1クロックの間隔の幅を有し、8192個
のクロック信号DCLKの期間毎に一度発生される。こ
の信号パルスは、フリップフロップ35によって計数復
号化ブロック33の出力信号をサンプリングさせ、基準
クロックカウンタ27をクリアする。
リア入力と走査入力を有する同期型バイナリアップカウ
ンタのような、ビット計数を繰り返すカウンタの1例に
よって構成される。もし、クロック信号DCLKと基準
クロック信号REFCLKのブロック周波数が等しいな
らば、基準クロックカウンタ27は0から8191まで
計数するであろう。ノアゲート31の同期パルスの出力
は、8191の計数値に調整されるであろう。同期スリ
ップと、わずかな周波数の違いによる同期位置の移動を
可能にするために、同期パルスをまた、8190又は0
の基準計数値に調整することができる。計数復号化ブロ
ック33は、同期位置における基準計数値が8190,
8181,又は0(公称計数値±1)のときに、クロッ
ク信号DCLKの周波数と基準クロック信号REFCL
Kの周波数とが、“インレンジ(範囲内)”であること
を示す。基準クロックカウンタ27は、各積分区間の最
初でクリアされるので、そのクロック周波数差は「範囲
外」として検出されるべき公称計数値±2となるに違い
ない。同期エラーのために、範囲外の周波数差はまず、
クロック周波数差が8192分の1又は122ppmを
超えるときに検出される。
ンドゲート39は、積分区間のサンプリング点の間で
“インレンジ”状態を保持するために用いられるとも
に、基準計数値が2つの連続した積分区間に対して範囲
内(インレンジ)であったか否かを検出するために用い
られる。もし、基準計数値が1つの積分区間に対して範
囲外であるならば、インレンジ1とインレンジ2の両方
の出力は活性化されない(アクティブにならない)。
を実用化するために提供することができる。ACCEL
B入力ピンがアクティブローのとき、DCLKのリップ
ルカウンタである分周器29は第9ビット目の位置にタ
ップ付けされ、“インレンジ”の計数値は510,51
1,及び0に変更される。これによって、積分期間はク
ロック信号DCLKの512サイクルに減少される。
回路に対して広い欠陥範囲のテストを可能にするため
に、走査テスト(スキャンテスト)の信号列(chai
n)が基準クロックカウンタ27に付加されることが可
能である。基準クロックカウンタ27の状態は、シリア
ルにシフトされたパターンを用いて容易に制御すること
ができる。このことは、複数ビットの1と複数ビットの
0のシリアルシフトパターンであるウォーキングワン
(walking one)とウォーキングゼロ(wa
king zero)のパターンが計数復号化ブロック
33内のすべてのスタックアットピン(stack a
t pin)の欠陥を検出するために必要であるので、
有用である。
ナログ電圧がチャージポンプの平均電流とループフィル
タ7の回路定数によって決定されるように安定化された
後、少なくとも2つの積分区間が“データへの同期”状
態に入るために必要とされた。これらの積分時間は、次
の表1に要約されている。
ータ信号RSDから再生されたか、もしくは、基準クロ
ック信号から合成されたかを決定し、ループ制御マルチ
プレクサ17を制御する。制御状態マシン19は、リセ
ット信号RSTB、基準位相/周波数検出器15からの
信号、遷移検出器21からの制御信号、及びクロック差
検出器23からの制御信号を受信し、後述するように状
態マシン信号を発生する。制御状態マシン19はまた、
リセットの開放を同期化する。その複数の入力は、制御
状態マシン19に対してクロック信号を供給するモード
分周器3によって供給された高速クロック信号に同期化
されると考えられる。
て、クロック信号DCLKの8191サイクルを計数し
て終了する13ビットカウンタから構成してもよい。こ
の実施形態においては、各区間の最初に、アップ/ダウ
ンカウンタは0にリセットされる必要がある。入力され
る基準クロック信号REFCLKとクロック信号DCL
Kはモニタされる(すなわち、その状態をチェックされ
る)。基準クロック信号REFCLKの各立ち上がりエ
ッジで、アップ/ダウンカウンタの計数値はインクリメ
ントされる必要がある。クロック信号DCLKの各立ち
上がりエッジで、アップ/ダウンカウンタの計数値はデ
クリメントされる必要がある。同時の立ち上がりエッジ
の場合は、その結果として、アップ/ダウンカウンタは
その前の値を保持する必要がある。各区間の最後で、ア
ップ/ダウンカウンタの出力はサンプリングされた後、
0にリセットされて次の処理区間を開始する。もしアッ
プ/ダウンカウンタが0,+1又は−1以外の状態であ
るとき、クロック差を示すフラグをたてる必要がある。
ルの区間が用いられる。なぜならば、上記のクロック差
が検出されたとき、このことは、クロック信号DCLK
の周波数と基準クロック信号REFCLKの周波数とが
122ppmよりも大きく異なることを示すためであ
る。
は、別の方法で決定される処理時間を成功裏に終了する
まで、クロック差が存在することを示すであろう。
ば、制御状態マシン19の4つの状態は、10(リセッ
ト)、11(基準信号に同期する)、01(データに対
してトレーニング中)、及び00(データに同期化され
た)である。
はそのリセット状態に入る。この状態において、ループ
制御マルチプレクサ17は、VCO1に対して強制的に
基準位相/周波数検出器15の出力により制御される。
VCO1は、VCO1が基準周波数の適当な倍数の周波
数に同期するまで駆動される。このことは、制御状態マ
シン19に対してインレンジ1又はインレンジ2によっ
て報知する基準位相/周波数検出器15によって検出し
てもよい。これらの複数の信号は、制御状態マシン19
に供給される基準クロックに同期している。次いで、制
御状態マシン19は、当該回路が基準信号に対して同期
化されたことを示す。このことは、クロック差検出器2
3によって決定されたように、分周されたVCO1のク
ロック信号DCLKの周波数と基準クロック信号入力の
周波数との差が122ppmよりも小さいときに発生す
る。制御状態マシン19は、基準信号の同期化状態に入
る。
タ遷移が存在し、かつ周波数差が範囲内のままであると
きは、制御状態マシン19は、データに対するトレーニ
ング状態(データを探索する)に入る必要がある。この
状態でループ制御マルチプレクサ17が、データ位相検
出器5の出力信号をループフィルタ7を介してVCO1
に印加するように制御状態マシン19によって切り換え
られると、VCO1は強制的にデータ位相検出器5の出
力によって制御される。
が達成されたか否かを決定することを可能にする。クロ
ック差検出器23の幾つかの処理区間が終了したとき
に、もしクロック差が検出されなかった場合は、制御状
態マシン19は、上記回路がデータに対して同期化され
たことを示す。
十分なデータ遷移が存在する必要があり、また、クロッ
ク差はデータ回復ループが安定化されることを確立する
ために第2の積分区間中の範囲内にある必要がある。デ
ータに対する同期状態においては、回復データ信号RS
DOと再生クロック信号RSCLKから回復されたデー
タは有効であると考えることができる。
検出するか、又は遷移検出器21が信号の損失(遷移無
しの80ビット区間)を示すならば、制御状態マシン1
9は、VCO1が強制的に基準位相/周波数検出器15
によって制御されるように、ループ制御マルチプレクサ
17を切り換える必要がある。制御状態マシン19はま
た、強制的にデータへの同期外れと基準クロック信号へ
の同期外れになるように設定し、上記回路があたかも丁
度今リセットから解除されたごとく、再び処理が開始さ
れる。
制御状態マシン19は基準信号(基準状態)への同期状
態に遷移されて戻され、データ遷移が復旧されることを
待機する必要がある。連続的にモニタされたクロック差
は誤った同期状態のために範囲外となったときに、上述
のように、制御状態マシン19はリセット状態に遷移さ
れて戻され、基準クロックの入力信号に対する同期化の
ための全体の処理を再び開始する。
て強制的に基準周波数の適当な倍数のまわりの複数の周
波数の狭い範囲に設定する。境界が±122ppmであ
るこの例においては、このことは、低いコストであって
容易に入手できる基準水晶発振器の使用により、基準ク
ロック信号REFCLKを発生させることができる。±
100ppmの正確さは、容易に達成することができる
水晶発振器の公差である。
アプリケーションにおいては、規格に従っているSON
ETデータ列は±20ppmの正確さで動作するにちが
いない。従って、基準の正確さから±100ppm又は
それよりも良い正確さまでの±122ppmの任意の偏
差は、規格に従ったSONET信号は存在しないことを
明確に示す。そのような規格から外れた信号において
は、ここで示されたクロック再生回路は、基準周波数か
ら122ppmよりも大きく逸脱しない下りデータ列回
路のために、“アクティブ状態を保持する(keep
alive)”クロック出力を本質的に保持しながら、
基準信号への同期と、データに対する探索との間で切り
換わるであろう。
同期検出回路は、基準信号にいつ同期するかを決定する
ために用いることができる。もう1つの変形例として、
クロック差検出器23は、データに対する同期化をチェ
ックするためにクロック差検出器23を用いることと同
様の方法で、基準信号に対する同期化をチェックするた
めに用いることができる。
信号DCLKのいずれか1つは、クロック差検出器23
の処理区間を設けるためのタイムベースとして用いるこ
とができる。クロック差を積分する複数のカウンタを設
けるときには、小さな飽和状態になる複数のカウンタを
使用することができ、これらの複数のカウンタは、複数
のカウンタが飽和するときに、情報が損失したことによ
って、重大なジッタや迷走状態(ワンダー(wande
r))が基準クロック信号REFCLK又はクロック信
号DCLK上に存在するならば、クロック差を正確に示
さない。とって代わって、すべての状態のもとで正確で
ある積分を実行するためにより長いカウンタを用いるこ
とができる。さらに、より長い処理期間又は異なるカウ
ンタは、可能である最大クロック差が、実施形態のため
に選択された±122ppmよりも小さい又は大きくな
るように拘束するように、しきい値を設定する。
変形例の実施形態又は上記実施携帯の種々の変形例を考
えることができるかもしれない。ここで添付された特許
請求の範囲内にあるすべての実施形態は、本発明の一部
分と考えられる。
ルスの発生方法によれば、電圧制御型発振器を備えた位
相同期ループを用いて出力クロックパルスを発生するク
ロックパルスの発生方法であって、(a)一連のデータ
パルスと一連の基準クロックパルスとを供給するステッ
プと、(b)上記電圧制御型発振器をその最低の動作周
波数で動作するように上記位相同期ループをリセットす
るステップと、(c)上記位相同期ループのリセットを
解除して、上記電圧制御型発振器を上記基準クロックパ
ルスの周波数の倍数の周波数に同期させるステップと、
(d)上記データパルスの遷移の存在を検出するステッ
プと、(e)上記データパルスの遷移を検出したとき
に、上記電圧制御型発振器を上記データパルスに同期さ
せるステップと、(f)上記位相同期ループから上記出
力クロックパルスを出力するステップとを含む。従っ
て、電圧制御型発振器の周波数範囲を自動的にかつ簡単
に調整することができ、しかも誤った同期をその発生時
刻にかかわらず回避することができるクロックパルスの
発生方法を提供することができる。
ス発生装置によれば、電圧制御型発振器を備えた位相同
期ループを用いて出力クロックパルスを発生するクロッ
クパルス発生装置であって、(a)一連のデータパルス
と一連の基準クロックパルスとを供給する手段と、
(b)上記電圧制御型発振器をその最低の動作周波数で
動作させるように上記位相同期ループをリセットする手
段と、(c)上記位相同期ループのリセットを解除し
て、上記電圧制御型発振器を上記基準クロックパルスの
周波数の倍数の周波数に同期させる手段と、(d)上記
データパルスの遷移の存在を検出する手段と、(e)上
記データパルスの遷移を検出したときに、上記電圧制御
型発振器を上記データパルスに同期させる手段と、
(f)上記位相同期ループから上記出力クロックパルス
を出力する手段とを備える。従って、電圧制御型発振器
の周波数範囲を自動的にかつ簡単に調整することがで
き、しかも誤った同期をその発生時刻にかかわらず回避
することができるクロックパルス発生装置を提供するこ
とができる。
生回路によれば、(a)電圧制御型発振器と、上記電圧
制御発信器の出力端子に接続されたモード分周器と、上
記モード分周器の出力端子に接続された第1の位相検出
器と、上記第1の位相検出器から出力された出力信号を
受信し出力信号を上記電圧制御型発振器に出力するルー
プフィルタとを直列に接続して備えたデジタル位相同期
ループと、(b)デジタル入力信号を上記第1の位相検
出器の他方の入力端子に印加する手段を備え、これによ
って、上記第1の位相検出器は上記デジタル入力信号と
上記モード分周器の出力信号との間の位相差を表わす出
力信号を供給し、(c)基準クロック信号の入力端子
と、(d)上記基準クロック信号を第2の位相検出器の
入力端子で受信する第2の位相検出器と、(e)上記電
圧制御型発振器の出力信号を受信し、DCLK信号を発
生する基準分周器と、(f)上記DCLK信号を上記第
2の位相検出器の他方の入力端子に印加する手段と、
(g)上記DCLK信号と上記基準クロック信号と上記
モード分周器の出力信号とを受信し、上記DCLK信号
と上記基準クロック信号とが上記モード分周器の出力端
子からの予め決められた数のパルスだけ異なるときに、
範囲外れ信号を発生するクロック差検出器と、(h)上
記第1の位相検出器と上記第2の位相検出器とのいずれ
か1つの出力信号を、上記ループフィルタに通過させる
マルチプレクサと、(i)範囲外れ信号を受信し、範囲
外れ信号が存在するときに上記第2の位相検出器の出力
信号を上記ループフィルタに通過させるように上記マル
チプレクサを制御する一方、上記範囲外れ信号が存在し
ないときに上記第1の位相検出器の出力信号を上記ルー
プフィルタに通過させるように上記マルチプレクサを制
御する状態マシンとを備える。従って、電圧制御型発振
器の周波数範囲を自動的にかつ簡単に調整することがで
き、しかも誤った同期をその発生時刻にかかわらず回避
することができるクロック再生回路を提供することがで
きる。
のブロック図である。
ロック図である。
る処理を示すフローチャートである。
プ、 31…ノアゲート、 33…計数復号化ブロック、 39…アンドゲート。
Claims (14)
- 【請求項1】 電圧制御型発振器を備えた位相同期ルー
プを用いて出力クロックパルスを発生するクロックパル
スの発生方法であって、(a)一連のデータパルスと一
連の基準クロックパルスとを供給するステップと、
(b)上記電圧制御型発振器をその最低の動作周波数で
動作するように上記位相同期ループをリセットするステ
ップと、(c)上記位相同期ループのリセットを解除し
て、上記電圧制御型発振器を上記基準クロックパルスの
周波数の倍数の周波数に同期させるステップと、(d)
上記データパルスの遷移の存在を検出するステップと、
(e)上記データパルスの遷移を検出したときに、上記
電圧制御型発振器を上記データパルスに同期させるステ
ップと、(f)上記位相同期ループから上記出力クロッ
クパルスを出力するステップとを含むことを特徴とする
クロックパルスの発生方法。 - 【請求項2】 請求項1記載のクロックパルスの発生方
法において、(e)上記電圧制御型発振器を上記データ
パルスに同期させるステップはさらに、(e.1)上記
一連のデータパルスに基づいた上記電圧制御型発振器の
出力信号の約数の信号と、上記基準クロックパルスとの
間のタイミング差を検出するステップと、(e.2)予
め決められた期間中で、予め決められた数のタイミング
差が検出されたときに、上記電圧制御型発振器を上記基
準クロックパルスの周波数の倍数の周波数に同期させ、
かつ、上記(d)、(e)、(e.1)及び(e.2)
のステップを繰り返すステップとを含むことを特徴とす
るクロックパルスの発生方法。 - 【請求項3】 請求項2記載のクロックパルスの発生方
法において、ステップ(e.1)は、(i)上記電圧制
御型発振器の出力信号の約数の信号を所定の分周比で分
周して分周された約数の信号を供給するステップと、
(ii)上記分周された約数の信号を上記基準クロック信
号と同期させるステップと、(iii)基準クロックカウ
ンタを用いて上記基準クロック信号を計数するステップ
と、(iv)上記各分周された約数の信号の生成毎に、上
記基準クロック信号の1つのクロック周期にわたって信
号パルスを供給するステップと、(v)上記基準クロッ
クカウンタの計数値を別のカウンタに格納するステップ
と、(vi)上記信号パルスに応答して上記基準クロック
カウンタをクリアするステップと、(vii)上記信号パ
ルスに応答して上記別のカウンタをサンプリングするス
テップと、(viii)上記別のカウンタの状態が、予め決
められた公差内又は公差0で上記電圧制御型発振器の出
力信号の約数の信号を分周するステップ(i)において
用いられる分周比と異なるときに、上記ステップ(e.
2)を実行するステップとにより実行されることを特徴
とするクロックパルスの発生方法。 - 【請求項4】 請求項3記載のクロックパルスの発生方
法において、上記分周比は8192であって、上記予め
決められた公差内の上記別のカウンタの状態は819
0、8191又は0であることを特徴とするクロックパ
ルスの発生方法。 - 【請求項5】 請求項2記載のクロックパルスの発生方
法において、ステップ(e.1)は、 上記基準クロックパルスの立ち上がりエッジと上記電圧
制御型発振器の出力信号の約数の信号の立ち上がりエッ
ジとを検出し、 上記基準クロックパルスの各立ち上がりエッジでアップ
/ダウンカウンタの計数値をインクリメントし、 上記約数の信号の各立ち上がりエッジで上記アップ/ダ
ウンカウンタの計数値をデクリメントし、 上記予め決められた期間の後に上記アップ/ダウンカウ
ンタをサンプリングし、 上記アップ/ダウンカウンタをリセットすることによっ
て実行され、 上記アップ/ダウンカウンタの状態が0、+1又は−1
以外の場合には上記ステップ(e.2)を実行すること
を特徴とするクロックパルスの発生方法。 - 【請求項6】 請求項5記載のクロックパルスの発生方
法において、上記予め決められた期間は、上記電圧制御
型発振器の出力信号の約数の信号の8192サイクルに
対応する時間であることを特徴とするクロックパルスの
発生方法。 - 【請求項7】 電圧制御型発振器を備えた位相同期ルー
プを用いて出力クロックパルスを発生するクロックパル
ス発生装置であって、(a)一連のデータパルスと一連
の基準クロックパルスとを供給する手段と、(b)上記
電圧制御型発振器をその最低の動作周波数で動作させる
ように上記位相同期ループをリセットする手段と、
(c)上記位相同期ループのリセットを解除して、上記
電圧制御型発振器を上記基準クロックパルスの周波数の
倍数の周波数に同期させる手段と、(d)上記データパ
ルスの遷移の存在を検出する手段と、(e)上記データ
パルスの遷移を検出したときに、上記電圧制御型発振器
を上記データパルスに同期させる手段と、(f)上記位
相同期ループから上記出力クロックパルスを出力する手
段とを備えたことを特徴とするクロックパルス発生装
置。 - 【請求項8】 請求項7記載のクロックパルス発生装置
において、上記電圧制御型発振器を上記データパルスに
同期させる手段はさらに、(e.1)上記一連のデータ
パルスに基づいた上記電圧制御型発振器の出力信号の約
数の信号と、上記基準クロックパルスとのタイミング差
を検出する手段と、(e.2)予め決められた期間の中
で、予め決められた数のタイミング差が検出されたとき
に、上記電圧制御型発振器を上記基準クロックパルスの
周波数の倍数の周波数に同期させ、上記(d)、
(e)、(e.1)及び(e.2)の手段の処理を繰り
返す手段とを備えたことを特徴とするクロックパルス発
生装置。 - 【請求項9】 請求項8記載のクロックパルス発生装置
において、上記(e.1)手段の処理は、(i)上記電
圧制御型発振器の出力信号の約数の信号を所定の分周比
で分周して、分周された約数の信号を供給する手段と、
(ii)上記分周された約数の信号を基準クロック信号と
同期させる手段と、(iii)基準クロックカウンタを用
いて、基準クロック信号を計数する手段と、(iv)上記
分周された約数の信号の生成毎に、上記基準クロック信
号の1つのクロック周期にわたって、信号パルスを供給
する手段と、(v)上記基準クロックカウンタの計数値
を別のカウンタに格納する手段と、(vi)上記信号パル
スに応答して上記基準クロックカウンタをクリアする手
段と、(vii)上記信号パルスに応答して上記別のカウ
ンタをサンプリングする手段と、(viii)上記別のカウ
ンタの状態が、予め決められた公差内又は公差0で、上
記電圧制御型発振器の出力信号の約数の信号を分周する
手段(i)において用いられる分周比と異なる場合に、
上記(e.2)手段の処理を実行する手段とによって実
行されることを特徴とするクロックパルス発生装置。 - 【請求項10】 請求項9記載のクロックパルス発生装
置において、上記分周比は8192であって、上記予め
決められた公差内の上記別のカウンタの状態は819
0、8191又は0であることを特徴とするクロックパ
ルス発生装置。 - 【請求項11】 請求項8記載のクロックパルス発生装
置において、上記(e.1)手段は、 上記基準クロックパルスの立ち上がりエッジと上記電圧
制御型発振器の出力信号の約数の信号の立ち上がりエッ
ジとを検出する手段と、 上記基準クロックパルスの各立ち上がりエッジでアップ
/ダウンカウンタの計数値をインクリメントし、かつ上
記約数の信号の各立ち上がりエッジで上記アップ/ダウ
ンカウンタの計数値をデクリメントする手段と、 上記予め決められた期間の後に、上記アップ/ダウンカ
ウンタをサンプリングして上記アップ/ダウンカウンタ
をリセットし、上記アップ/ダウンカウンタの状態が
0、+1又は−1以外の場合に、予め決められた数のタ
イミング差が予め決められた期間中に検出されたとき、
上記電圧制御型発振器を上記基準クロックパルスの周波
数の倍数の周波数に同期させ、かつ、上記(d)、
(e)、(e.1)及び(e.2)の手段の処理を繰り
返す手段とを備えたことを特徴とするクロックパルス発
生装置。 - 【請求項12】 請求項11記載のクロックパルス発生
装置において、上記予め決められた期間は、上記電圧制
御型発振器の出力信号の約数の信号の8192サイクル
に対応する時間であることを特徴とするクロックパルス
発生装置。 - 【請求項13】 (a)電圧制御型発振器と、上記電圧
制御発信器の出力端子に接続されたモード分周器と、上
記モード分周器の出力端子に接続された第1の位相検出
器と、上記第1の位相検出器から出力された出力信号を
受信し出力信号を上記電圧制御型発振器に出力するルー
プフィルタとを直列に接続して備えたデジタル位相同期
ループと、 (b)デジタル入力信号を上記第1の位相検出器の他方
の入力端子に印加する手段を備え、これによって、上記
第1の位相検出器は上記デジタル入力信号と上記モード
分周器の出力信号との間の位相差を表わす出力信号を供
給し、 (c)基準クロック信号の入力端子と、 (d)上記基準クロック信号を第2の位相検出器の入力
端子で受信する第2の位相検出器と、 (e)上記電圧制御型発振器の出力信号を受信し、DC
LK信号を発生する基準分周器と、 (f)上記DCLK信号を上記第2の位相検出器の他方
の入力端子に印加する手段と、 (g)上記DCLK信号と上記基準クロック信号と上記
モード分周器の出力信号とを受信し、上記DCLK信号
と上記基準クロック信号とが上記モード分周器の出力端
子からの予め決められた数のパルスだけ異なるときに、
範囲外れ信号を発生するクロック差検出器と、 (h)上記第1の位相検出器と上記第2の位相検出器と
のいずれか1つの出力信号を、上記ループフィルタに通
過させるマルチプレクサと、 (i)範囲外れ信号を受信し、範囲外れ信号が存在する
ときに上記第2の位相検出器の出力信号を上記ループフ
ィルタに通過させるように上記マルチプレクサを制御一
方、上記範囲外れ信号が存在しないときに上記第1の位
相検出器の出力信号を上記ループフィルタに通過させる
ように上記マルチプレクサを制御する状態マシンとを備
えたことを特徴とするクロック再生回路。 - 【請求項14】 請求項13記載のクロック再生回路に
おいて、 上記入力信号と上記モード検出器の出力信号とを受信
し、上記入力信号の遷移密度を決定し、上記入力信号の
遷移密度がクロック再生のために十分であることを示す
指示信号を供給する遷移検出器をさらに備え、 これによって、上記範囲外れ信号を受信しないときであ
っても上記指示信号が存在しないとき、上記状態マシン
は上記第2の位相検出器の出力信号を通過させるように
上記マルチプレクサを制御する一方、上記指示信号が存
在しかつ上記範囲外れ信号が存在しないとき、上記状態
マシンは上記第1の位相検出器の出力信号を通過させる
ように上記マルチプレクサを制御することを特徴とする
クロック再生回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/352,744 US5512860A (en) | 1994-12-02 | 1994-12-02 | Clock recovery phase locked loop control using clock difference detection and forced low frequency startup |
US352744 | 1994-12-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08237240A true JPH08237240A (ja) | 1996-09-13 |
JP2828166B2 JP2828166B2 (ja) | 1998-11-25 |
Family
ID=23386313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31065695A Expired - Fee Related JP2828166B2 (ja) | 1994-12-02 | 1995-11-29 | クロックパルスの発生方法、クロックパルス発生装置及びクロック再生回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5512860A (ja) |
JP (1) | JP2828166B2 (ja) |
CA (1) | CA2150860C (ja) |
GB (1) | GB2296396B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013519312A (ja) * | 2010-02-04 | 2013-05-23 | アルテラ コーポレイション | オートスピードネゴシエーションおよび他の可能な特徴を有するクロック・データ再生回路 |
JP2014520436A (ja) * | 2011-06-03 | 2014-08-21 | 日本テキサス・インスツルメンツ株式会社 | 線形性が改善されたデジタル位相補間器のための装置及びシステム |
US9065607B2 (en) | 2012-12-20 | 2015-06-23 | Sony Corporation | Clock data recovery circuit, data reception apparatus, and data transmission and reception system |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6188692B1 (en) * | 1995-05-11 | 2001-02-13 | Pmc-Sierra Ltd. | Integrated user network interface device for interfacing between a sonet network and an ATM network |
US5867503A (en) * | 1996-01-30 | 1999-02-02 | Mitsubishi Denki Kabushiki Kaisha | Digital sound broadcasting receiver and automatic phase controlling method therefor |
US5856753A (en) * | 1996-03-29 | 1999-01-05 | Cypress Semiconductor Corp. | Output circuit for 3V/5V clock chip duty cycle adjustments |
US5694088A (en) * | 1996-07-08 | 1997-12-02 | Maxim Integrated Products, Inc. | Phase locked loop with improved phase-frequency detection |
DE69623284T2 (de) * | 1996-09-24 | 2003-04-17 | Hewlett Packard Co | Datenverarbeitungsgerät und -verfahren |
DE19704299C2 (de) * | 1997-02-06 | 1999-04-01 | Deutsche Telekom Ag | Vorrichtung zur Gewinnung eines Taktsignals aus einem Datensignal und Bitratenerkennungseinrichtung zur Ermittlung einer Bitrate |
JPH10262021A (ja) * | 1997-03-17 | 1998-09-29 | Fujitsu Ltd | 伝送装置 |
TW419901B (en) * | 1997-06-27 | 2001-01-21 | Hitachi Ltd | Phase-locked ring circuit, data processing device and data process system |
US6345079B1 (en) * | 1997-10-29 | 2002-02-05 | Victor Company Of Japan, Ltd. | Clock signal generation apparatus |
US6839394B1 (en) * | 1997-11-19 | 2005-01-04 | Cypress Semiconductor Corp. | Frequency difference detector with hysteresis |
DE19844126C1 (de) * | 1998-09-25 | 2000-06-08 | Siemens Ag | Frequenzdetektionsverfahren zur Taktsignalfrequenz-Nachstellung und Frequenzdetektorschaltung zur Durchführung des Verfahrens |
US6647079B1 (en) * | 1998-11-18 | 2003-11-11 | Ciena Corporation | Surface acoustic wave-based clock and data recovery circuit |
US6075416A (en) * | 1999-04-01 | 2000-06-13 | Cypress Semiconductor Corp. | Method, architecture and circuit for half-rate clock and/or data recovery |
EP1133841B1 (en) * | 1999-09-29 | 2008-05-14 | Samsung Electronics Co., Ltd. | System and method for compensating timing errors using pilot symbols in a ofdm/cdma communication system |
DE19952197C2 (de) * | 1999-10-29 | 2002-01-31 | Siemens Ag | Takt- und Datenregenerator für unterschiedliche Datenraten |
JP3351407B2 (ja) * | 1999-11-24 | 2002-11-25 | 日本電気株式会社 | 光受信器用cdr回路 |
US6853696B1 (en) * | 1999-12-20 | 2005-02-08 | Nortel Networks Limited | Method and apparatus for clock recovery and data qualification |
US6320469B1 (en) * | 2000-02-15 | 2001-11-20 | Agere Systems Guardian Corp. | Lock detector for phase-locked loop |
US6486650B1 (en) * | 2000-09-27 | 2002-11-26 | 3Com Corporation | Frequency locked loop speed up |
US6661295B2 (en) | 2001-04-09 | 2003-12-09 | Cts Corporation | Controllable crystal oscillator |
US6946919B2 (en) * | 2002-01-14 | 2005-09-20 | Cts Corporation | Controllable crystal oscillator component |
US6768362B1 (en) | 2001-08-13 | 2004-07-27 | Cypress Semiconductor Corp. | Fail-safe zero delay buffer with automatic internal reference |
JP3559781B2 (ja) * | 2001-12-27 | 2004-09-02 | エヌティティエレクトロニクス株式会社 | 位相同期回路 |
US6507294B1 (en) * | 2002-01-10 | 2003-01-14 | Applied Micro Circuits Corporation | System and method for measuring pseudorandom NRZ data stream rates |
US7343535B2 (en) * | 2002-02-06 | 2008-03-11 | Avago Technologies General Ip Dte Ltd | Embedded testing capability for integrated serializer/deserializers |
WO2003073280A1 (en) * | 2002-02-26 | 2003-09-04 | Advantest Corporation | Measuring apparatus and measuring method |
US6700448B1 (en) | 2002-08-30 | 2004-03-02 | Cts Corporation | High performance dual range oscillator module |
WO2004048000A2 (de) * | 2002-11-26 | 2004-06-10 | Infineon Technologies Ag | Phasenregelkreis mit pulsgenerator und verfahren zum betrieb des phasenregelkreises |
EP1473834A1 (en) * | 2003-04-30 | 2004-11-03 | STMicroelectronics S.r.l. | Method and circuit for sensing the transition density of a signal and variable gain phase detecting method and device |
JP2004348464A (ja) * | 2003-05-22 | 2004-12-09 | Hitachi Ltd | ストレージ装置、及び通信信号の整形回路 |
US6922047B2 (en) * | 2003-05-29 | 2005-07-26 | Intel Corporation | Startup/yank circuit for self-biased phase-locked loops |
US6897712B2 (en) * | 2003-08-18 | 2005-05-24 | International Business Machines Corporation | Apparatus and method for detecting loss of high-speed signal |
US20050063431A1 (en) * | 2003-09-19 | 2005-03-24 | Gallup Kendra J. | Integrated optics and electronics |
US6982437B2 (en) * | 2003-09-19 | 2006-01-03 | Agilent Technologies, Inc. | Surface emitting laser package having integrated optical element and alignment post |
US7520679B2 (en) * | 2003-09-19 | 2009-04-21 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Optical device package with turning mirror and alignment post |
US20050063648A1 (en) * | 2003-09-19 | 2005-03-24 | Wilson Robert Edward | Alignment post for optical subassemblies made with cylindrical rods, tubes, spheres, or similar features |
US6953990B2 (en) * | 2003-09-19 | 2005-10-11 | Agilent Technologies, Inc. | Wafer-level packaging of optoelectronic devices |
US7352835B1 (en) * | 2003-09-22 | 2008-04-01 | Altera Corporation | Clock data recovery circuitry with dynamic support for changing data rates and a dynamically adjustable PPM detector |
US7362826B2 (en) * | 2003-09-29 | 2008-04-22 | Silicon Laboratories, Inc. | Receiver including an oscillation circuit for generating an image rejection calibration tone |
US7721060B2 (en) * | 2003-11-13 | 2010-05-18 | Intel Corporation | Method and apparatus for maintaining data density for derived clocking |
US7480358B2 (en) * | 2004-02-25 | 2009-01-20 | Infineon Technologies Ag | CDR-based clock synthesis |
US20050213995A1 (en) * | 2004-03-26 | 2005-09-29 | Myunghee Lee | Low power and low jitter optical receiver for fiber optic communication link |
US7019572B2 (en) * | 2004-07-26 | 2006-03-28 | Kabushiki Kaisha Toshiba | Systems and methods for initializing PLLs and measuring VCO characteristics |
US7265634B2 (en) * | 2005-06-17 | 2007-09-04 | Kabushiki Kaisha Toshiba | System and method for phase-locked loop initialization |
US8189729B2 (en) * | 2005-08-03 | 2012-05-29 | Altera Corporation | Wide range and dynamically reconfigurable clock data recovery architecture |
US7920665B1 (en) | 2005-09-28 | 2011-04-05 | Cypress Semiconductor Corporation | Symmetrical range controller circuit and method |
US7728675B1 (en) | 2006-03-31 | 2010-06-01 | Cypress Semiconductor Corporation | Fast lock circuit for a phase lock loop |
DE102006024470B4 (de) * | 2006-05-24 | 2015-07-09 | Xignal Technologies Ag | Umschaltbarer Phasenregelkreis sowie Verfahren zum Betrieb eines umschaltbaren Phasenregelkreises |
US7925913B1 (en) * | 2007-05-04 | 2011-04-12 | Altera Corporation | CDR control architecture for robust low-latency exit from the power-saving mode of an embedded CDR in a programmable integrated circuit device |
JP5365323B2 (ja) * | 2009-04-20 | 2013-12-11 | ソニー株式会社 | クロックデータリカバリ回路および逓倍クロック生成回路 |
US8111106B2 (en) * | 2010-03-02 | 2012-02-07 | Cisco Technology, Inc. | Switched phase and frequency detector based DPLL circuit with excellent wander and jitter performance and fast frequency acquisition |
US8559582B2 (en) * | 2010-09-13 | 2013-10-15 | Altera Corporation | Techniques for varying a periodic signal based on changes in a data rate |
JP2014140100A (ja) * | 2013-01-21 | 2014-07-31 | Sony Corp | 位相比較回路及びデータ受信装置 |
US8779812B1 (en) * | 2013-02-28 | 2014-07-15 | Texas Instruments Incorporated | Hybrid PLL/FLL circuit to provide a clock |
US9853807B2 (en) * | 2016-04-21 | 2017-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Automatic detection of change in PLL locking trend |
US10528076B2 (en) | 2017-11-28 | 2020-01-07 | Western Digital Technologies, Inc. | Clock retiming circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4017806A (en) * | 1976-01-26 | 1977-04-12 | Sperry Rand Corporation | Phase locked oscillator |
US4166979A (en) * | 1976-05-10 | 1979-09-04 | Schlumberger Technology Corporation | System and method for extracting timing information from a modulated carrier |
US4365211A (en) * | 1980-10-31 | 1982-12-21 | Westinghouse Electric Corp. | Phase-locked loop with initialization loop |
JPH0721943B2 (ja) * | 1984-06-30 | 1995-03-08 | 株式会社東芝 | デ−タ復調方式 |
GB2223136B (en) * | 1988-03-28 | 1992-10-14 | Plessey Co Plc | Broad band vco control system for clock recovery |
US5157355A (en) * | 1988-09-13 | 1992-10-20 | Canon Kabushiki Kaisha | Phase-locked loop device having stability over wide frequency range |
-
1994
- 1994-12-02 US US08/352,744 patent/US5512860A/en not_active Expired - Lifetime
-
1995
- 1995-06-02 CA CA002150860A patent/CA2150860C/en not_active Expired - Fee Related
- 1995-11-27 GB GB9524228A patent/GB2296396B/en not_active Expired - Fee Related
- 1995-11-29 JP JP31065695A patent/JP2828166B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013519312A (ja) * | 2010-02-04 | 2013-05-23 | アルテラ コーポレイション | オートスピードネゴシエーションおよび他の可能な特徴を有するクロック・データ再生回路 |
JP2014520436A (ja) * | 2011-06-03 | 2014-08-21 | 日本テキサス・インスツルメンツ株式会社 | 線形性が改善されたデジタル位相補間器のための装置及びシステム |
US9065607B2 (en) | 2012-12-20 | 2015-06-23 | Sony Corporation | Clock data recovery circuit, data reception apparatus, and data transmission and reception system |
Also Published As
Publication number | Publication date |
---|---|
CA2150860A1 (en) | 1996-06-03 |
GB2296396B (en) | 1999-09-01 |
GB2296396A (en) | 1996-06-26 |
GB9524228D0 (en) | 1996-01-31 |
CA2150860C (en) | 1999-09-14 |
JP2828166B2 (ja) | 1998-11-25 |
US5512860A (en) | 1996-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2828166B2 (ja) | クロックパルスの発生方法、クロックパルス発生装置及びクロック再生回路 | |
KR970003097B1 (ko) | 다단 제어구조를 갖는 고속 비트동기 장치 | |
US6661294B2 (en) | Phase-locked loop circuit | |
US7949083B2 (en) | Clock synchroniser | |
US5534822A (en) | Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop | |
US6466058B1 (en) | PLL lock detection using a cycle slip detector with clock presence detection | |
US4837781A (en) | Phase locked loop clock synchronizer and signal detector | |
US6667663B2 (en) | Phase locked loop circuit | |
JP3084151B2 (ja) | 情報処理システム | |
JPH0828701B2 (ja) | データ及びクロツク信号回復装置 | |
US6392495B1 (en) | Frequency detector circuits and systems | |
JP3850063B2 (ja) | 位相同期ループにおいてフィードバック分周比を決定する方法および装置 | |
JP2003224471A (ja) | Pll回路および光通信受信装置 | |
WO2006044123A1 (en) | Reducing metastable-induced errors from a frequency detector that is used in a phase-locked loop | |
KR950008461B1 (ko) | Nrz 데이터 비트 동기 장치 | |
US20020140470A1 (en) | Mode switching method for PLL circuit and mode control circuit for PLL circuit | |
EP0670635B1 (en) | Phase-locked loop oscillator, and moving-average circuit, and division-ratio equalization circuit suitable for use in the same | |
JPH088738A (ja) | Pll回路装置 | |
JP3931477B2 (ja) | クロック再生/識別装置 | |
JPH11317729A (ja) | クロックデータリカバリ回路 | |
US7251296B2 (en) | System for clock and data recovery | |
US6549598B1 (en) | Clock signal extraction circuit | |
KR950007435B1 (ko) | 클럭 복원 회로 | |
RU2138907C1 (ru) | Устройство синхронизации цифрового приемника | |
JP2970843B2 (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110918 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |