JP2003051743A - データ復元回路及び方法 - Google Patents

データ復元回路及び方法

Info

Publication number
JP2003051743A
JP2003051743A JP2002160501A JP2002160501A JP2003051743A JP 2003051743 A JP2003051743 A JP 2003051743A JP 2002160501 A JP2002160501 A JP 2002160501A JP 2002160501 A JP2002160501 A JP 2002160501A JP 2003051743 A JP2003051743 A JP 2003051743A
Authority
JP
Japan
Prior art keywords
signal
frequency
input signal
clock signal
internal clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002160501A
Other languages
English (en)
Other versions
JP4020701B2 (ja
Inventor
Jae-Shin Lee
在 新 李
Suk-Ki Kim
錫 基 金
Bong-Young Chung
▲ボン▼ 永 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003051743A publication Critical patent/JP2003051743A/ja
Application granted granted Critical
Publication of JP4020701B2 publication Critical patent/JP4020701B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 同期時間及びジッタを同時に減らしうるデー
タ復元回路及び方法を提供する。 【解決手段】 復元回路は、周波数同期ループ、同期検
出器、遅延同期ループ、及びデータ決定回路を具備す
る。周波数同期ループは、内部クロック信号の周波数と
前記入力信号の周波数とを同期させ、前記入力信号の周
波数と前記内部クロック信号の周波数とが同期させられ
ることを示す周波数同期信号を発生する。同期検出器
は、前記内部クロック信号が前記入力信号の一定周波数
範囲内にあるか否かを判断して位相制御信号を発生す
る。遅延同期ループは、前記内部クロック信号の位相を
前記入力信号の位相に同期させて復元同期信号として発
生する。データ決定回路は、前記クロック信号に応答し
て前記入力信号を受信して出力データとして出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、データ通信やデー
タ伝送システムにおいて受信側のデータ及びクロックを
復元する回路及び方法に関する。
【０００２】
【従来の技術】データ通信やデータ伝送システムの受信
端では受信されたデータからクロックを復元し、このク
ロックを利用してデータを抽出して復元するが、従来か
ら、このために位相同期ループ回路（Ｐｈａｓｅ Ｌｏ
ｃｋｅｄ Ｌｏｏｐ：ＰＬＬ）が広く利用されている。
このようなクロック及びデータ復元回路は、同期時間が
速くなければならず、またＢＥＲ（Ｂｉｔ Ｅｒｒｏｒ
Ｒａｔｅ）を減らすために低いジッタと低いスキュー特
性とを有さねばならない。このような条件を満足するた
めに、一般に周波数同期ループ（Ｆｒｅｑｕｅｎｃｙ
Ｌｏｃｋｅｄ Ｌｏｏｐ：ＦＬＬ）と位相同期ループ
（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：ＰＬＬ）とによ
り構成された二重ループ構造を有するデータ復元回路が
使われる。このような構造のデータ復元回路は、周波数
同期ループでまず周波数を同期させ、次に位相を同期さ
せる。
【０００３】
【発明が解決しようとする課題】ところが、前記のよう
な従来の技術は次のような問題点を有する。周波数同期
ループや位相同期ループでは電圧制御発振器（Ｖｏｌｔ
ａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：
ＶＣＯ）を使用するが、電圧制御発振器は、電源による
雑音、熱による雑音などがある。このような電圧制御発
振器の雑音は、位相同期ループの出力で除去されずにジ
ッタとして作用する。このような問題は、位相同期ルー
プの利得を小さくすればある程度減らしうるが、利得を
小さくすれば同期時間が増大するという問題が発生す
る。また、二重ループ構造を有するデータ復元回路で同
期時間を速くするためには、周波数同期ループの分解能
を向上させ、周波数同期時の誤差をできるだけ少なくし
て、位相同期ループの応答速度の遅い周波数範囲を減ら
して、同期時間を速くせねばならない。
【０００４】そこで、本発明の目的は、ジッタ及び同期
時間を同時に減らしうるデータ復元回路を提供すること
である。また、本発明他の目的は、ジッタ及び同期時間
を同時に減らしうるデータ復元方法を提供することであ
る。
【０００５】
【課題を解決するための手段】前記課題を解決するため
の本発明によるデータ復元回路は、周波数同期ループ、
同期検出器、遅延同期ループ及びデータ決定回路を具備
することを特徴とする。周波数同期ループは、入力信号
を受信して、フィードバックされる内部クロック信号の
周波数と前記入力信号の周波数とを同期させ、前記入力
信号の周波数と前記内部クロック信号の周波数とが同期
させられることを示す周波数同期信号を発生する。同期
検出器は、前記周波数同期信号を受信して、前記内部ク
ロック信号が前記入力信号の一定周波数範囲内にあるか
否かを判断して位相制御信号を発生する。遅延同期ルー
プは、前記位相制御信号により制御され、前記入力信号
及び前記内部クロック信号を受信して、前記内部クロッ
ク信号の位相を前記入力信号の位相に同期させて復元同
期信号として発生する。データ決定回路は、前記復元同
期信号をクロック信号として受信し、前記クロック信号
に応答して前記入力信号を受信して出力データとして出
力する。
【０００６】前記他課題を解決するための本発明によれ
ば、周波数同期ループと遅延同期ループとを具備するデ
ータ復元回路のデータ復元方法において、（ａ）入力信
号を受信して、フィードバックされる内部クロック信号
の周波数と前記入力信号の周波数とを同期させ、前記入
力信号の周波数と前記内部クロック信号の周波数とが同
期させられることを示す周波数同期信号を発生する段階
と、（ｂ）前記周波数同期信号を受信して、前記内部ク
ロック信号が前記入力信号の一定周波数範囲内にあるか
否かを判断して位相制御信号を発生する段階と、（ｃ）
前記位相制御信号により制御され、前記入力信号及び前
記内部クロック信号を受信して、前記内部クロック信号
の位相を前記入力信号の位相に同期させて復元同期信号
として発生する段階と、（ｄ）前記復元同期信号をクロ
ック信号として受信し、前記クロック信号に応答して前
記入力信号を受信して出力データとして出力する段階
と、を具備することを特徴とするデータ復元方法が提供
される。
【０００７】したがって、本発明によるデータ復元回路
及び方法は、ジッタ及び同期時間を同時に減らしうる長
所がある。
【０００８】
【発明の実施の形態】本発明と本発明の動作上の利点及
び本発明の実施によって達成される目的とを十分に理解
するために、本発明の望ましい実施例を例示する添付図
面及び図面に記載された内容を参照する。以下、添付し
た図面を参照して本発明の望ましい実施例を説明するこ
とによって、本発明を詳細に説明する。各図面に付され
た同じ参照符号は同じ部材を示す。
【０００９】図１は、本発明の実施例によるデータ復元
回路の回路図である。図１を参照すれば、本発明の実施
例によるデータ復元回路１００は、周波数同期ループ１
１０、同期検出器１２０、遅延同期ループ１３０、及び
データ決定回路１４０を具備する。
【００１０】周波数同期ループ１１０は、入力信号ＩＮ
Ｓを受信して、フィードバックされる内部クロック信号
ＩＮＴＣＫの周波数と入力信号ＩＮＳの周波数とを同期
させ、入力信号ＩＮＳの周波数と内部クロック信号ＩＮ
ＴＣＫの周波数とが同期させられることを示す周波数同
期信号ＦＬＳを発生する。同期検出器１２０は、周波数
同期信号ＦＬＳを受信して、内部クロック信号ＩＮＴＣ
Ｋが入力信号ＩＮＳの一定周波数範囲内にあるか否かを
判断して位相制御信号ＰＣＴＲＬＳを発生する。遅延同
期ループ１３０は、位相制御信号ＰＣＴＲＬＳにより制
御され、入力信号ＩＮＳ及び内部クロック信号ＩＮＴＣ
Ｋを受信して、内部クロック信号ＩＮＴＣＫの位相を入
力信号ＩＮＳの位相に同期させて、復元同期信号ＲＬＳ
として発生する。データ決定回路１４０は、復元同期信
号ＲＬＳをクロック信号ＣＫとして受信し、クロック信
号ＣＫに応答して入力信号ＩＮＳを受信し、出力データ
ＯＵＴＤＡＴＡとして出力する。
【００１１】図２は、図１の周波数同期ループを示すブ
ロック図である。図２を参照すれば、周波数同期ループ
１１０は、周波数検出器２１０、電荷ポンプ２２０、低
域通過フィルタ２３０、及び発振器２４０を具備する。
周波数検出器２１０は、入力信号ＩＮＳの周波数と内部
クロック信号ＩＮＴＣＫの周波数とを比較してその差を
検出して、周波数同期信号ＦＬＳを発生する。より詳細
に説明すれば、周波数検出器２１０は、入力信号ＩＮＳ
の立上がりエッジと立下がりエッジとで、内部クロック
信号ＩＮＴＣＫの周波数を入力信号ＩＮＳの周波数と比
較してその差を検出する。電荷ポンプ２２０は、周波数
検出器２１０の出力に応答して電荷を増減する。低域通
過フィルタ２３０は、電荷ポンプ２２０の出力信号の高
周波成分を除去して制御電圧を発生する。発振器２４０
は、制御電圧に応答して内部クロック信号ＩＮＴＣＫを
発生する。
【００１２】以下、図１及び図２を参照して、本発明の
実施例によるデータ復元回路１００の動作及びデータ復
元方法を詳細に説明する。データ復元回路１００のうち
の周波数同期ループ１１０は、入力信号ＩＮＳを受信し
て、フィードバックされる内部クロック信号ＩＮＴＣＫ
の周波数と入力信号ＩＮＳの周波数とを同期させ、入力
信号ＩＮＳの周波数と内部クロック信号ＩＮＴＣＫの周
波数とが同期させられることを示す周波数同期信号ＦＬ
Ｓを発生する。より詳細に説明すれば、周波数同期ルー
プ１１０内部の周波数検出器２１０は、入力信号ＩＮＳ
の周波数と発振器２４０で発生した内部クロック信号Ｉ
ＮＴＣＫの周波数とを測定し、測定された周波数間の差
を検出して周波数同期信号ＦＬＳを発生し、また測定さ
れた周波数間の差を電荷ポンプ２２０に印加する。電荷
ポンプ２２０の出力信号は、低域通過フィルタ２３０を
経て高周波成分を除去した後に、制御電圧として発生さ
れる。この制御電圧は直流電圧である。発振器２４０
は、制御電圧の大きさによって発振器２４０で発生する
内部クロック信号ＩＮＴＣＫの周波数を増減して入力信
号ＩＮＳの周波数に同期させられる。
【００１３】すなわち、発振器２４０で発生した内部ク
ロック信号ＩＮＴＣＫの周波数が入力信号ＩＮＳの周波
数より小さければ、この差に比例して低域通過フィルタ
２３０の制御電圧が大きくなって、発振器２４０で発生
する内部クロック信号ＩＮＴＣＫの周波数が増加して入
力信号ＩＮＳの周波数と同一になる。反対に、発振器２
４０で発生した内部クロック信号ＩＮＴＣＫの周波数が
入力信号ＩＮＳの周波数より大きければ、その差に比例
して低域通過フィルタ２３０の制御電圧が小さくなっ
て、発振器２４０で発生する内部クロック信号ＩＮＴＣ
Ｋの周波数が減って入力信号ＩＮＳの周波数と同一にな
る。
【００１４】このような動作により、周波数同期ループ
１１０は、内部クロック信号ＩＮＴＣＫの周波数を入力
信号ＩＮＳの周波数に同期させる。ここで、周波数検出
器２１０は、二重エッジトリガフリップフロップを使用
して設計すると、入力信号ＩＮＳの立上がりエッジと立
下がりエッジとで、内部クロック信号ＩＮＴＣＫの周波
数を入力信号ＩＮＳの周波数と比較してその差を検出す
るので、分解能が向上する。同期検出器１２０は、入力
信号ＩＮＳと内部クロック信号ＩＮＴＣＫとが同期させ
られることを示す周波数同期信号ＦＬＳを受信して、内
部クロック信号ＩＮＴＣＫが入力信号ＩＮＳの一定周波
数範囲内にあるか否かを判断し、遅延同期ループ１３０
の動作を制御する位相制御信号ＰＣＴＲＬＳを発生す
る。同期検出器１２０は、内部クロック信号ＩＮＴＣＫ
の周波数が入力信号ＩＮＳの周波数の約５％以内に入れ
ば同期されたと判断して位相制御信号ＰＣＴＲＬＳを発
生し、位相制御信号ＰＣＴＲＬＳにより遅延同期ループ
１３０の動作がオンまたはオフされる。同期検出器１２
０は、ロックウィンドウがヒステリシス特性を有するよ
うにして、周波数同期ループ１１０が同期状態から外れ
ることを防止する。すなわち、周波数同期ループ１１０
が同期された状態で、電源による雑音やインパルスの雑
音により内部クロック信号ＩＮＴＣＫの周波数がロック
ウィンドウをしばらく外れても、ロックウィンドウのヒ
ステリシス特性により周波数同期ループ１１０が同期状
態から外れないようにする。
【００１５】遅延同期ループ１３０は、発振器を使用せ
ずに、遅延素子の遅延特性を利用する。したがって、同
期時間を短縮でき、出力ジッタも減らしうる。また、遅
延同期ループ１３０を使用することにより光貯蔵システ
ムのように広い同期範囲が必要なデータ復元回路での周
波数の同期後にも、位相の同期時に電荷ポンプで発生す
る位相オフセットがスキューとして作用して、データ復
元回路のＢＥＲが悪くなる問題を解決する。遅延同期ル
ープ１３０については後述する。
【００１６】図３は、図１の遅延同期ループを示すブロ
ック図である。図３を参照すれば、遅延同期ループ１３
０は、遅延ライン３１０、中間遅延ライン３２０、位相
検出器３３０、及びシフトレジスタ３４０を具備する。
遅延ライン３１０は、内部クロック信号ＩＮＴＣＫを受
信して、所定時間だけ遅延させて復元同期信号ＲＬＳを
発生する。中間遅延ライン３２０は、入力信号ＩＮＳを
受信して、所定時間だけ遅延させて中間入力信号ＭＤＩ
ＮＳを発生する。位相検出器３３０は、中間入力信号Ｍ
ＤＩＮＳと復元同期信号ＲＬＳとの位相を比較してその
差を検出し、第１移動信号ＳＬまたは第２移動信号ＳＲ
を発生する。シフトレジスタ３４０は、第１移動信号Ｓ
Ｌまたは第２移動信号ＳＲに応答して、遅延ライン３１
０の遅延時間を制御する。
【００１７】以下、図３を参照して、遅延同期ループ１
３０の動作を詳細に説明する。遅延ライン３１０は、多
数の遅延素子（図示せず）を具備して内部クロック信号
ＩＮＴＣＫを遅延させる。中間遅延ライン３２０も多数
の遅延素子を具備し、その数は遅延ライン３１０が具備
する遅延素子の半分に該当する。したがって、中間入力
信号ＭＤＩＮＳは、遅延ライン３１０の総遅延時間がＴ
であればＴ／２だけ入力信号ＩＮＳが遅延させられた信
号である。復元同期信号ＲＬＳは中間入力信号ＭＤＩＮ
Ｓに同期させられるので、結局、遅延同期ループ１３０
が同期し始まる時に、遅延ライン３１０が内部クロック
信号ＩＮＴＣＫをＴ／２だけ遅延させた状態で同期し始
まるように、中間遅延ライン３２０がしていることにな
る。位相検出器３３０は、中間入力信号ＭＤＩＮＳと復
元同期信号ＲＬＳとの位相差を検出し、内部クロック信
号ＩＮＴＣＫが中間入力信号ＭＤＩＮＳに比べて位相が
速い場合には、内部クロック信号ＩＮＴＣＫを遅延ライ
ン３１０のより多くの遅延素子を経て出力させ、内部ク
ロック信号ＩＮＴＣＫが中間入力信号ＭＤＩＮＳに比べ
て位相が遅い場合には、内部クロック信号ＩＮＴＣＫを
遅延ライン３１０のより少ない数の遅延素子を経て出力
させる。
【００１８】遅延同期ループ１３０では、出力ジッタが
遅延ライン３１０の単位遅延素子の遅延時間だけの大き
さを有するために、単位遅延素子の遅延を小さくするほ
ど出力ジッタを減らしうる。しかし、単位遅延素子の遅
延時間を短くすれば、位相が同期できる全体範囲が縮ま
るので、これを考慮して設計せねばならない。
【００１９】図４は、図３の位相検出器を示す回路図で
ある。図４を参照すれば、位相検出器３３０は、第１フ
リップフロップ４１０、第１バッファ４２０、第２フリ
ップフロップ４３０、第１論理積手段４４０、及び第２
論理積手段４５０を具備する。第１フリップフロップ４
１０は、中間入力信号ＭＤＩＮＳをクロック信号として
受信し、クロック信号に応答して復元同期信号ＲＬＳを
受信して出力する。第１バッファ４２０は、復元同期信
号ＲＬＳを一定時間だけ遅延させる。より詳細に説明す
れば、第１バッファ４２０は、遅延ライン３１０の内部
に存在する遅延素子のうちの一つの遅延時間と同じ遅延
時間を有する。第２フリップフロップ４３０は、中間入
力信号ＭＤＩＮＳをクロック信号として受信し、クロッ
ク信号に応答して第１バッファ４２０の出力信号を受信
して出力する。第１論理積手段４４０は、第１フリップ
フロップ４１０の出力信号及び第２フリップフロップ４
３０の出力信号を論理積して第１移動信号ＳＬを発生す
る。第２論理積手段４５０は、第１フリップフロップ４
１０の出力信号の反転信号及び第２フリップフロップ４
３０の出力信号の反転信号を論理積して第２移動信号Ｓ
Ｒを発生する。
【００２０】図５は、図４の位相検出器の回路図の動作
タイミング図である。以下、図４及び図５を参照して、
位相検出器３３０の動作を詳細に説明する。中間入力信
号ＭＤＩＮＳの位相が復元同期信号ＲＬＳの位相より速
い場合には、第２移動信号ＳＲを発生する。すなわち、
図５の（ａ）を見れば、復元同期信号ＲＬＳと、復元同
期信号ＲＬＳが第１バッファ４２０の遅延時間Ｔ１だけ
遅延させられた信号とがいずれもローレベルであるため
に第１フリップフロップ４１０及び第２フリップフロッ
プ４３０の出力信号はいずれもローレベルであり、した
がって、第２移動信号ＳＲだけハイレベルで発生して選
択される。すると、シフトレジスタ３４０は、第２移動
信号ＳＲに応答して遅延ライン３１０の遅延量を調節し
て位相を一致させる。中間入力信号ＭＤＩＮＳの位相が
復元同期信号ＲＬＳの位相より遅い場合には、第１移動
信号ＳＬを発生する。すなわち、図５の（ｂ）を見れ
ば、復元同期信号ＲＬＳと、復元同期信号ＲＬＳが第１
バッファ４２０の遅延時間Ｔ１だけ遅延させられた信号
とがいずれもハイレベルであるために第１フリップフロ
ップ４１０及び第２フリップフロップ４３０の出力信号
はいずれもハイレベルであり、したがって、第１移動信
号ＳＬだけハイレベルで発生して選択される。すると、
シフトレジスタ３４０は、第１移動信号ＳＬに応答して
遅延ライン３１０の遅延量を調節して位相を一致させ
る。図５の（ｃ）は、復元同期信号ＲＬＳの位相が中間
入力信号ＭＤＩＮＳに一致した場合を示し、第１移動信
号ＳＬ及び第２移動信号ＳＲがいずれもローレベルで発
生するのでシフトレジスタ３４０は動作しない。
【００２１】ここで、位相検出器３３０は、二重エッジ
トリガフリップフロップを使用して設計すると、中間入
力信号ＭＤＩＮＳの立上がりエッジと立下がりエッジと
で、復元同期信号ＲＬＳの位相を中間入力信号ＭＤＩＮ
Ｓの位相と比較してその差を検出するので、分解能が向
上する。
【００２２】
【発明の効果】前述したように、本発明によるデータ復
元回路及び方法は、ジッタと同期時間とを同時に減らし
うる長所がある。
【００２３】以上のように、図面及び明細書で最適の実
施例を開示した。ここで特定の用語が使われたが、これ
は単に本発明を説明するための目的で使われたものであ
って、意味限定や特許請求の範囲に記載された本発明の
範囲を制限するために使われたものではない。したがっ
て、当業者であればこれより多様な変形及び均等な他の
実施例が可能であるということが理解できる。したがっ
て、本発明の真の技術的保護範囲は特許請求の範囲の技
術的思想により決まらねばならない。
【図面の簡単な説明】
【図１】本発明の実施例によるデータ復元回路の回路
図。
【図２】図１の周波数同期ループを示すブロック図。
【図３】図１の遅延同期ループを示すブロック図。
【図４】図３の位相検出器を示す回路図。
【図５】図４の位相検出器の回路図の動作タイミング
図。
【符号の説明】
１００ データ復元回路 １１０ 周波数同期ループ １２０ 同期検出器 １３０ 遅延同期ループ １４０ データ決定回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鄭 ▲ボン▼ 永 大韓民国京畿道城南市盆唐区亭子洞197番 地 ジョンドンマウル宇成アパート407棟 402号 Ｆターム(参考） 5J106 AA04 BB02 BB03 CC01 CC26 CC31 CC41 CC59 DD24 DD32 DD39 DD43 DD48 EE08 EE10 FF09 GG14 HH02 KK03 KK25 5K047 AA02 AA06 GG09 GG10 GG11 GG29 MM50 MM63

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 入力信号を受信して、フィードバックさ
    れる内部クロック信号の周波数と前記入力信号の周波数
    とを同期させ、前記入力信号の周波数と前記内部クロッ
    ク信号の周波数とが同期させられることを示す周波数同
    期信号を発生する周波数同期ループと、 前記周波数同期信号を受信して、前記内部クロック信号
    が前記入力信号の一定周波数範囲内にあるか否かを判断
    して位相制御信号を発生する同期検出器と、 前記位相制御信号により制御され、前記入力信号及び前
    記内部クロック信号を受信して、前記内部クロック信号
    の位相を前記入力信号の位相に同期させて復元同期信号
    として発生する遅延同期ループと、 前記復元同期信号をクロック信号として受信して、前記
    クロック信号に応答して前記入力信号を受信して出力デ
    ータとして出力するデータ決定回路と、を具備すること
    を特徴とするデータ復元回路。
  2. 【請求項２】 前記周波数同期ループは、 前記入力信号の周波数と前記内部クロック信号の周波数
    とを比較してその差を検出して前記周波数同期信号を発
    生する周波数検出器と、 前記周波数検出器の出力に応答して電荷を増減する電荷
    ポンプと、 前記電荷ポンプの出力信号の高周波成分を除去して制御
    電圧を発生する低域通過フィルタと、 前記制御電圧に応答して前記内部クロック信号を発生す
    る発振器と、を具備し、 前記周波数検出器は、前記入力信号の立上がりエッジと
    立下がりエッジとで、前記内部クロック信号の周波数を
    前記入力信号の周波数と比較してその差を検出すること
    を特徴とする請求項１に記載のデータ復元回路。
  3. 【請求項３】 前記同期検出器のロックウィンドウは、
    前記周波数同期ループが同期状態から外れることを防止
    するためにヒステリシス特性を有することを特徴とする
    請求項１に記載のデータ復元回路。
  4. 【請求項４】 前記遅延同期ループは、 前記内部クロック信号を受信して、所定時間だけ遅延さ
    せて前記復元同期信号を発生する遅延ラインと、 前記入力信号を受信して、所定時間だけ遅延させて中間
    入力信号を発生する中間遅延ラインと、 前記中間入力信号と前記復元同期信号との位相を比較し
    てその差を検出し、第１移動信号または第２移動信号を
    発生する位相検出器と、 前記第１移動信号または前記第２移動信号に応答して前
    記遅延ラインの遅延時間を制御するシフトレジスタと、
    を具備することを特徴とする請求項１に記載のデータ復
    元回路。
  5. 【請求項５】 前記位相検出器は、 前記中間入力信号の立上がりエッジと立下がりエッジと
    で、前記復元同期信号の位相を前記中間入力信号の位相
    と比較してその差を検出することを特徴とする請求項４
    に記載のデータ復元回路。
  6. 【請求項６】 前記位相検出器は、 前記中間入力信号をクロック信号として受信し、前記ク
    ロック信号に応答して前記復元同期信号を受信して出力
    する第１フリップフロップと、 前記復元同期信号を一定時間だけ遅延させる第１バッフ
    ァと、 前記中間入力信号をクロック信号として受信し、前記ク
    ロック信号に応答して前記第１バッファの出力信号を受
    信して出力する第２フリップフロップと、 前記第１フリップフロップの出力信号及び前記第２フリ
    ップフロップの出力信号を論理積して前記第１移動信号
    を発生する第１論理積手段と、 前記第１フリップフロップの出力信号の反転信号及び前
    記第２フリップフロップの出力信号の反転信号を論理積
    して前記第２移動信号を発生する第２論理積手段と、を
    具備することを特徴とする請求項４に記載のデータ復元
    回路。
  7. 【請求項７】 前記第１バッファは、 前記遅延ラインの内部に存在する単位遅延素子が有する
    遅延時間と同じ遅延時間を有することを特徴とする請求
    項６に記載のデータ復元回路。
  8. 【請求項８】 前記第１移動信号は、前記シフトレジス
    タを制御して前記遅延ラインの遅延時間を減らし、前記
    第２移動信号は、前記シフトレジスタを制御して前記遅
    延ラインの遅延時間を延ばすことを特徴とする請求項４
    に記載のデータ復元回路。
  9. 【請求項９】 前記第１移動信号は、前記シフトレジス
    タを制御して前記遅延ラインの遅延時間を延ばし、前記
    第２移動信号は、前記シフトレジスタを制御して前記遅
    延ラインの遅延時間を短縮することを特徴とする請求項
    ４に記載のデータ復元回路。
  10. 【請求項１０】 周波数同期ループと遅延同期ループと
    を具備するデータ復元回路のデータ復元方法において、 （ａ）入力信号を受信して、フィードバックされる内部
    クロック信号の周波数と前記入力信号の周波数とを同期
    させ、前記入力信号の周波数と前記内部クロック信号の
    周波数とが同期させられることを示す周波数同期信号を
    発生する段階と、 （ｂ）前記周波数同期信号を受信して、前記内部クロッ
    ク信号が前記入力信号の一定周波数範囲内にあるか否か
    を判断して位相制御信号を発生する段階と、 （ｃ）前記位相制御信号により制御され、前記入力信号
    及び前記内部クロック信号を受信して、前記内部クロッ
    ク信号の位相を前記入力信号の位相に同期させて復元同
    期信号として発生する段階と、 （ｄ）前記復元同期信号をクロック信号として受信し、
    前記クロック信号に応答して前記入力信号を受信して出
    力データとして出力する段階と、を具備することを特徴
    とするデータ復元方法。
  11. 【請求項１１】 前記（ａ）段階は、 （ａ１）前記入力信号の周波数と前記内部クロック信号
    の周波数とを比較してその差を検出して前記周波数同期
    信号を発生する段階と、 （ａ２）前記（ａ１）段階の出力に応答して電荷を増減
    して電荷信号を発生する段階と、 （ａ３）前記電荷信号の高周波成分を除去して制御電圧
    を発生する段階と、 （ａ４）前記制御電圧に応答して前記入力信号の周波数
    に同期させられる前記内部クロック信号を発生する段階
    と、を具備し、 前記（ａ１）段階は、前記入力信号の立上がりエッジと
    立下がりエッジとで、前記内部クロック信号の周波数を
    前記入力信号の周波数と比較してその差を検出すること
    を特徴とする請求項１０に記載のデータ復元方法。
  12. 【請求項１２】 前記（ｂ）段階は、前記周波数同期ル
    ープが同期状態から外れることを防止するために、前記
    位相制御信号が発生する周波数範囲がヒステリシス特性
    を有することを特徴とする請求項１０に記載のデータ復
    元回路。
  13. 【請求項１３】 前記（ｃ）段階は、 （ｃ１）前記内部クロック信号を受信して、所定時間だ
    け遅延させて前記復元同期信号を発生する段階と、 （ｃ２）前記入力信号を受信して、所定時間だけ遅延さ
    せて中間入力信号を発生する段階と、 （ｃ３）前記中間入力信号と前記復元同期信号との位相
    を比較してその差を検出し、第１移動信号または第２移
    動信号を発生する段階と、 （ｃ４）前記第１移動信号または前記第２移動信号に応
    答して前記内部クロック信号が遅延させられる程度を制
    御するシフト信号を発生する段階と、を具備することを
    特徴とする請求項１０に記載のデータ復元方法。
  14. 【請求項１４】 前記（ｃ３）段階は、 前記中間入力信号の立上がりエッジと立下がりエッジと
    で、前記復元同期信号の位相を前記中間入力信号の位相
    と比較してその差を検出することを特徴とする請求項１
    ３に記載のデータ復元方法。
  15. 【請求項１５】 前記（ｃ３）段階は、 （ｃ３１）前記中間入力信号をクロック信号として受信
    し、前記クロック信号に応答して前記復元同期信号を受
    信して出力する段階と、 （ｃ３２）前記復元同期信号を一定時間だけ遅延させる
    段階と、 （ｃ３３）前記中間入力信号をクロック信号として受信
    し、前記クロック信号に応答して前記一定時間だけ遅延
    させられた復元同期信号を受信して出力する段階と、 （ｃ３４）前記（ｃ３１）段階の出力信号及び前記（ｃ
    ３３）段階の出力信号を論理積して前記第１移動信号を
    発生する段階と、 （ｃ３５）前記（ｃ３１）段階の出力信号の反転信号及
    び前記（ｃ３３）段階の出力信号の反転信号を論理積し
    て前記第２移動信号を発生する段階と、を具備すること
    を特徴とする請求項１３に記載のデータ復元方法。
  16. 【請求項１６】 前記第１移動信号は、前記シフト信号
    を制御して前記内部クロック信号の遅延時間を短縮し、
    前記第２移動信号は、前記シフト信号を制御して前記内
    部クロック信号の遅延時間を延ばすことを特徴とする請
    求項１３に記載のデータ復元回路。
  17. 【請求項１７】 前記第１移動信号は、前記シフト信号
    を制御して前記内部クロック信号の遅延時間を延ばし、
    前記第２移動信号は、前記シフト信号を制御して前記内
    部クロック信号の遅延時間を短縮することを特徴とする
    請求項１３に記載のデータ復元回路。
JP2002160501A 2001-06-11 2002-05-31 データ復元回路及び方法 Expired - Fee Related JP4020701B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-032496 2001-06-11
KR10-2001-0032496A KR100400043B1 (ko) 2001-06-11 2001-06-11 데이터 복원 회로 및 방법

Publications (2)

Publication Number Publication Date
JP2003051743A true JP2003051743A (ja) 2003-02-21
JP4020701B2 JP4020701B2 (ja) 2007-12-12

Family

ID=19710640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002160501A Expired - Fee Related JP4020701B2 (ja) 2001-06-11 2002-05-31 データ復元回路及び方法

Country Status (4)

Country Link
US (1) US6670853B2 (ja)
JP (1) JP4020701B2 (ja)
KR (1) KR100400043B1 (ja)
TW (1) TW561699B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8374075B2 (en) * 2006-06-27 2013-02-12 John W. Bogdan Phase and frequency recovery techniques
US7436882B2 (en) * 2003-12-19 2008-10-14 Broadcom Corporation Decision feedback equalizer and clock and data recovery circuit for high speed applications
US7822113B2 (en) * 2003-12-19 2010-10-26 Broadcom Corporation Integrated decision feedback equalizer and clock and data recovery
US7221201B2 (en) * 2004-08-11 2007-05-22 Micron Technology, Inc. Fast-locking digital phase locked loop
US9794096B2 (en) * 2005-06-27 2017-10-17 John W. Bogdan Direct synchronization of synthesized clock
KR100892637B1 (ko) * 2007-04-13 2009-04-09 주식회사 하이닉스반도체 클럭 분배 회로 및 이를 이용한 인터페이스 장치
KR101169210B1 (ko) 2009-02-13 2012-07-27 주식회사 실리콘웍스 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치
US8509371B2 (en) * 2009-09-29 2013-08-13 Analog Devices, Inc. Continuous-rate clock recovery circuit
US8634510B2 (en) * 2011-01-12 2014-01-21 Qualcomm Incorporated Full digital bang bang frequency detector with no data pattern dependency
GB2492389A (en) * 2011-06-30 2013-01-02 Tomtom Int Bv Pulse shaping is used to modify a timing signal prior to propagation to reduce electromagnetic radiation
KR101327221B1 (ko) * 2012-07-06 2013-11-11 주식회사 실리콘웍스 클럭생성기, 데이터 수신부 및 마스터 클럭신호 복원방법
US8958513B1 (en) * 2013-03-15 2015-02-17 Xilinx, Inc. Clock and data recovery with infinite pull-in range
KR101489890B1 (ko) * 2014-06-24 2015-02-04 엘아이지넥스원 주식회사 통신 시스템에서 동기신호 처리 방법
US9520877B2 (en) * 2014-12-16 2016-12-13 Intel Corporation Apparatus and method for detecting or repairing minimum delay errors
US10784865B1 (en) 2019-05-15 2020-09-22 Intel Corporation Minimum delay error detection and correction for pulsed latches
CN111431557B (zh) * 2020-06-12 2020-09-11 长沙北斗产业安全技术研究院有限公司 适用于多模调制体制的信号跟踪方法及信号跟踪系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129937A (ja) * 1991-11-07 1993-05-25 Canon Inc 遅延回路
JPH07321651A (ja) * 1994-05-23 1995-12-08 Oki Electric Ind Co Ltd 周波数同期回路及び位相同期回路
KR19980019934A (ko) * 1996-09-04 1998-06-25 구자홍 멀티위상 클럭을 이용한 클럭/데이터 복원용 피엘엘
US5963606A (en) * 1997-06-27 1999-10-05 Sun Microsystems, Inc. Phase error cancellation method and apparatus for high performance data recovery
US6337589B1 (en) * 1997-09-11 2002-01-08 Mitsubishi Denki Kabushiki Kaisha Phase-lock loop with independent phase and frequency adjustments
US6128557A (en) * 1998-09-17 2000-10-03 Novatel Inc. Method and apparatus using GPS to determine position and attitude of a rotating vehicle
KR100293256B1 (ko) * 1999-02-23 2001-06-15 윤덕용 빠른 클럭 동기 시간과 작은 지터 특성을 갖는 혼합 모드 클럭동기 회로
JP3407197B2 (ja) * 1999-11-26 2003-05-19 松下電器産業株式会社 ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路
US6310521B1 (en) * 1999-12-23 2001-10-30 Cypress Semiconductor Corp. Reference-free clock generation and data recovery PLL

Also Published As

Publication number Publication date
US20020186087A1 (en) 2002-12-12
JP4020701B2 (ja) 2007-12-12
US6670853B2 (en) 2003-12-30
KR100400043B1 (ko) 2003-09-29
TW561699B (en) 2003-11-11
KR20020094371A (ko) 2002-12-18

Similar Documents

Publication Publication Date Title
US6119242A (en) Synchronous clock generator including a false lock detector
US6011732A (en) Synchronous clock generator including a compound delay-locked loop
US6285172B1 (en) Digital phase-locked loop circuit with reduced phase jitter frequency
US6404248B1 (en) Delay locked loop circuit for synchronizing internal supply clock with reference clock
US6201424B1 (en) Synchronous clock generator including a delay-locked loop signal loss detector
US7184509B2 (en) Delay locked loop circuit for internally correcting duty cycle and duty cycle correction method thereof
US6625242B1 (en) Delay locked loops and methods that shift the phase of a delayed clock signal based on a reference phase value
US6008680A (en) Continuously adjustable delay-locked loop
JP4020701B2 (ja) データ復元回路及び方法
TWI399038B (zh) Delay synchronous circuit and semiconductor integrated circuit device
US7187742B1 (en) Synchronized multi-output digital clock manager
US20020199124A1 (en) System and method for synchronizing data transfer across a clock domain boundary
US5909130A (en) Digital lock detector for phase-locked loop
US6285219B1 (en) Dual mode phase and frequency detector
US8368439B2 (en) Phase locked loop circuit, method of detecting lock, and system having the circuit
US20050093600A1 (en) Delay locked loop and clock generation method thereof
US5117135A (en) Frequency and phase detection circuit in NRZ bit synchronous system
US20020196886A1 (en) SYNC pulse compensation and regeneration in a clock synchronizer controller
JP3623948B2 (ja) ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法
US5809097A (en) Low jitter phase detector for phase locked loops
JP4079733B2 (ja) 位相同期ループ回路
JPH0918525A (ja) 識別・タイミング抽出回路
KR100856070B1 (ko) 반도체 메모리 장치 및 그의 구동방법
KR100735548B1 (ko) 지연동기회로 및 방법
US6603300B2 (en) Phase-detecting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070326

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees