JPS63316479A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPS63316479A JPS63316479A JP15110587A JP15110587A JPS63316479A JP S63316479 A JPS63316479 A JP S63316479A JP 15110587 A JP15110587 A JP 15110587A JP 15110587 A JP15110587 A JP 15110587A JP S63316479 A JPS63316479 A JP S63316479A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- substrate
- film transistor
- transistor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 230000001590 oxidative effect Effects 0.000 claims abstract description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 94
- 238000000034 method Methods 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 31
- 239000011521 glass Substances 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 4
- 125000004430 oxygen atom Chemical group O* 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 16
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000012298 atmosphere Substances 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000012299 nitrogen atmosphere Substances 0.000 abstract 1
- 238000001771 vacuum deposition Methods 0.000 abstract 1
- 239000012212 insulator Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トランジスタに関する。本薄膜トランジス
タは１例えば、液晶やエレクトロ・ルミネセンス等の平
面ディスプレイの駆動用トランジスタ等に利用できる。
タは１例えば、液晶やエレクトロ・ルミネセンス等の平
面ディスプレイの駆動用トランジスタ等に利用できる。
近年、平面ディスプレイ用のスイッチ・マトリクスとし
て、絶縁性基体上の薄膜トランジスタを用いることが盛
んに検討されている。薄膜トランジスタを平面ディスプ
レイ等に応用する場合には、生産コスト低減の観点や表
示品質の向上の観点から、絶縁体基体として１例えばガ
ラスのような、安価な透光性基体を用いることが望まし
い、しかし、この場合、基体の耐熱温度が低いことが素
子製作上の問題となる１例えば、耐熱温度の上限が７０
０℃以下の基体を用いる場合、単結晶Ｓｉの金ｍ−酸化
物・半導体（ＭＯＳ）Ｍ造の電界効果トランジスタ（Ｆ
ＥＴ）のように、熱酸化によってゲート絶縁１１％％を
形成することは実際上不可能、です ある。その理矛は、７００℃以下で熱酸化しても。
て、絶縁性基体上の薄膜トランジスタを用いることが盛
んに検討されている。薄膜トランジスタを平面ディスプ
レイ等に応用する場合には、生産コスト低減の観点や表
示品質の向上の観点から、絶縁体基体として１例えばガ
ラスのような、安価な透光性基体を用いることが望まし
い、しかし、この場合、基体の耐熱温度が低いことが素
子製作上の問題となる１例えば、耐熱温度の上限が７０
０℃以下の基体を用いる場合、単結晶Ｓｉの金ｍ−酸化
物・半導体（ＭＯＳ）Ｍ造の電界効果トランジスタ（Ｆ
ＥＴ）のように、熱酸化によってゲート絶縁１１％％を
形成することは実際上不可能、です ある。その理矛は、７００℃以下で熱酸化しても。
酸化膜厚は極めて薄く、ゲート絶縁膜として使用不可能
であるからである。例えば、７００℃で２０時間熱酸化
しても、得られる酸化膜厚はわずかに１９０Ａであり、
ゲート絶縁膜としては簿過ぎて、絶縁破壊しやすく、使
用不可能である。
であるからである。例えば、７００℃で２０時間熱酸化
しても、得られる酸化膜厚はわずかに１９０Ａであり、
ゲート絶縁膜としては簿過ぎて、絶縁破壊しやすく、使
用不可能である。
一般に、半導体を酸化して得られる酸化膜は。
半導体上に堆積した絶縁膜に較べて、半導体−絶縁体界
面特性が良好であるので、金属・絶縁体・半導体（Ｍｒ
Ｓ）構造のＦＥＴゲート絶縁膜として最適である。堆積
絶縁膜の場合には、堆積前に半導体表面に存在した不純
物等が絶縁膜堆積後も界面に残るので界面特性は良くな
いが、半導体を酸化して得られる酸化膜の場合、半導体
−絶縁体界面はもとの半導体の内部にできるので、界面
には不純物等が存在せず、界面特性は良好である。
面特性が良好であるので、金属・絶縁体・半導体（Ｍｒ
Ｓ）構造のＦＥＴゲート絶縁膜として最適である。堆積
絶縁膜の場合には、堆積前に半導体表面に存在した不純
物等が絶縁膜堆積後も界面に残るので界面特性は良くな
いが、半導体を酸化して得られる酸化膜の場合、半導体
−絶縁体界面はもとの半導体の内部にできるので、界面
には不純物等が存在せず、界面特性は良好である。
熱酸化法よりも低温で半導体を酸化して酸化膜を得る方
法としては１例えば、陽極プラズマ酸化法や有磁場マイ
クロ波プラズマ酸化法等がある。
法としては１例えば、陽極プラズマ酸化法や有磁場マイ
クロ波プラズマ酸化法等がある。
いずれも、プラズマ化して活性化したＭ素によって酸化
を促進する。単結晶Ｓｉミラニーへ酸化する場合には、
陽極プラズマ酸化法により、かなり厚くしても所望の膜
Ｊ愼の酸化膜が得られるが、絶縁基板上の多結晶半導体
膜や非晶質半導体膜の場合は、バイアス電圧を印加する
ための電極を適切にとることが困難であるので、十分な
陽極電流を一様に流すことが困難なため、所望の厚みの
プラズマ陽極酸化膜を得ることは困難である。また、有
磁場マイクロ波プラズマ酸化法では、ｉｉ場によって酸
化プラズマを狭い領域に閉じ込め、プラズマ密度を高め
、酸化を促進しているが、陽極酸化法ではないので、得
られる酸化膜厚には限界がある。例えば、基板温度６４
０℃、酸素圧力２×１０−’Ｔｏｒｒ、マイクロ波電力
１４ｏ／ｗの条件でＳｉを３時間酸化しても得られる酸
化膜厚は５６０人であった。５６０人の酸化膜は、欠陥
の少ない単結晶Ｓｉの■、ＳＩのグー１〜ａ化膜として
は十分厚い膜であるが、表ａ１１に凹凸や欠陥のある多
結晶や非晶質のＳｉＮ［トランジスタ用のゲート酸化膜
としては、薄過ぎて絶縁破壊の可能性がある。
を促進する。単結晶Ｓｉミラニーへ酸化する場合には、
陽極プラズマ酸化法により、かなり厚くしても所望の膜
Ｊ愼の酸化膜が得られるが、絶縁基板上の多結晶半導体
膜や非晶質半導体膜の場合は、バイアス電圧を印加する
ための電極を適切にとることが困難であるので、十分な
陽極電流を一様に流すことが困難なため、所望の厚みの
プラズマ陽極酸化膜を得ることは困難である。また、有
磁場マイクロ波プラズマ酸化法では、ｉｉ場によって酸
化プラズマを狭い領域に閉じ込め、プラズマ密度を高め
、酸化を促進しているが、陽極酸化法ではないので、得
られる酸化膜厚には限界がある。例えば、基板温度６４
０℃、酸素圧力２×１０−’Ｔｏｒｒ、マイクロ波電力
１４ｏ／ｗの条件でＳｉを３時間酸化しても得られる酸
化膜厚は５６０人であった。５６０人の酸化膜は、欠陥
の少ない単結晶Ｓｉの■、ＳＩのグー１〜ａ化膜として
は十分厚い膜であるが、表ａ１１に凹凸や欠陥のある多
結晶や非晶質のＳｉＮ［トランジスタ用のゲート酸化膜
としては、薄過ぎて絶縁破壊の可能性がある。
このように、耐熱温度が倒えば７００℃以下の絶縁基体
上のＳｉ薄Ｉダを７００℃以下の低温プロセスによって
酸化して得られる酸化膜は、膜厚が薄過ぎるので、薄膜
トランジスタ用ゲート絶縁膜として用いるには信頼性の
点で問題があった。
上のＳｉ薄Ｉダを７００℃以下の低温プロセスによって
酸化して得られる酸化膜は、膜厚が薄過ぎるので、薄膜
トランジスタ用ゲート絶縁膜として用いるには信頼性の
点で問題があった。
一方、化学的気相成長（ＣＶＤ）法、スパッタ堆積法、
プラズマＣＶＤ法等により、５ｉＯｚ。
プラズマＣＶＤ法等により、５ｉＯｚ。
Ａ Ｑ ｚｏａ、 Ｓ ｉ ｓＮａ等の絶縁体薄膜を半
導体薄膜上に堆積させて、ゲート絶縁膜を形成する場合
は、所望の厚みの膜を形成することが可能であり、従来
の薄膜トランジスタにおいては、ゲート絶ａ′膜として
、これら堆積絶縁膜を用いた例が多い。
導体薄膜上に堆積させて、ゲート絶縁膜を形成する場合
は、所望の厚みの膜を形成することが可能であり、従来
の薄膜トランジスタにおいては、ゲート絶ａ′膜として
、これら堆積絶縁膜を用いた例が多い。
第２図は、ＣＶＤ法により堆積した５ｉｆ２膜をゲート
絶縁膜として用いた従来の多結晶シリコン薄膜トランジ
スタの断面構造の一例である。この構造の薄膜トランジ
スタは、例えば、ジャーナル オブ アプライド フィ
ジックス ５５：？ｆ！（１９８４年）第１５９０頁か
ら第１５９５頁（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅ
ｄ Ｐｙｓｉｃｓ Ｖｏｕ 、５５（１９８４）ｐｐ１
５９０−１５！１１５）において論じられている。ガラ
スＪ、（板１上に多結晶Ｓｉ薄膜２が形成され、多結晶
Ｓｉ薄膜中の一部分にソースおよびドレイン用のｎ中層
３が設けられている。この多結晶Ｓｉ薄膜２上に、化学
的気相成長（ＣＶＤ）法により堆積された５ｉＯｚ膜よ
り成るゲート絶縁膜４が存在し、ソースｔａ極５．ドレ
イン１１ｔ極６．及びゲー：−電極７が形成されている
。この場合、Ｍ望の膜Ｊ■Ｊのゲート絶縁膜４が得られ
るが、ゲート絶縁膜が堆積膜である故に、先に述べたよ
うに多結晶Ｓ′膜２とゲート絶縁膜４との界面の特性は
良くなく、したがって、薄膜トランジスタの特性もあま
り良くなかった。
絶縁膜として用いた従来の多結晶シリコン薄膜トランジ
スタの断面構造の一例である。この構造の薄膜トランジ
スタは、例えば、ジャーナル オブ アプライド フィ
ジックス ５５：？ｆ！（１９８４年）第１５９０頁か
ら第１５９５頁（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅ
ｄ Ｐｙｓｉｃｓ Ｖｏｕ 、５５（１９８４）ｐｐ１
５９０−１５！１１５）において論じられている。ガラ
スＪ、（板１上に多結晶Ｓｉ薄膜２が形成され、多結晶
Ｓｉ薄膜中の一部分にソースおよびドレイン用のｎ中層
３が設けられている。この多結晶Ｓｉ薄膜２上に、化学
的気相成長（ＣＶＤ）法により堆積された５ｉＯｚ膜よ
り成るゲート絶縁膜４が存在し、ソースｔａ極５．ドレ
イン１１ｔ極６．及びゲー：−電極７が形成されている
。この場合、Ｍ望の膜Ｊ■Ｊのゲート絶縁膜４が得られ
るが、ゲート絶縁膜が堆積膜である故に、先に述べたよ
うに多結晶Ｓ′膜２とゲート絶縁膜４との界面の特性は
良くなく、したがって、薄膜トランジスタの特性もあま
り良くなかった。
以上述べたように、従来技術においては、耐熱温度が７
００℃以下の基体を用いる場合、半導体を酸化して半導
体−絶縁体界面特性の良好な酸化膜を半導体薄膜上に薄
く形成することと、界面特性の良くない堆積絶ａ膜を半
導体薄膜上に所望の厚さに形成することは可能であって
も、界面特性の良好な絶縁膜を半導体薄膜上に所望の厚
さに形成することは困難であった。したがって、耐熱温
度が７００℃以下の絶縁基板上の８膜トランジスタのゲ
ート絶縁膜として、界面特性が良好で所望の厚みのもの
を得ることは困難であり、特性が良好で信頼性の高い薄
膜トランジスタを作製することは困難であった。
００℃以下の基体を用いる場合、半導体を酸化して半導
体−絶縁体界面特性の良好な酸化膜を半導体薄膜上に薄
く形成することと、界面特性の良くない堆積絶ａ膜を半
導体薄膜上に所望の厚さに形成することは可能であって
も、界面特性の良好な絶縁膜を半導体薄膜上に所望の厚
さに形成することは困難であった。したがって、耐熱温
度が７００℃以下の絶縁基板上の８膜トランジスタのゲ
ート絶縁膜として、界面特性が良好で所望の厚みのもの
を得ることは困難であり、特性が良好で信頼性の高い薄
膜トランジスタを作製することは困難であった。
上記従来技術においては、耐熱温度が７００℃以Ｆの絶
縁基体上＃膜トランジスタのゲート絶縁１換として、半
導体−絶縁体界面特性が良好で、かつ、十分厚い所望の
厚みのゲート絶Ｂ厚を実現することが困難であり、した
がって、特性が良好で信頼性の高い薄膜トランジスタを
作製することは困難であった。
縁基体上＃膜トランジスタのゲート絶縁１換として、半
導体−絶縁体界面特性が良好で、かつ、十分厚い所望の
厚みのゲート絶Ｂ厚を実現することが困難であり、した
がって、特性が良好で信頼性の高い薄膜トランジスタを
作製することは困難であった。
本発明の目的は、耐熱温度が７００℃以下の絶縁基体を
用いる場合においても、界面特性が十分良好でかつ所望
の厚みのゲート絶縁膜を有する薄膜トランジスタを実現
することにある。
用いる場合においても、界面特性が十分良好でかつ所望
の厚みのゲート絶縁膜を有する薄膜トランジスタを実現
することにある。
上記目的は、半導体膜を酸化して形成した酸化膜の上に
所望の厚みの堆積絶縁膜を形成し、これら二層膜をゲー
ト絶縁膜として用いることにより、達成される。
所望の厚みの堆積絶縁膜を形成し、これら二層膜をゲー
ト絶縁膜として用いることにより、達成される。
半導体膜を酸化して酸化膜を形成することにより、半導
体−絶縁体界面特性の良好な絶縁膜を得ることができ、
この酸化膜−の上に堆積絶縁膜を形成することにより、
所望の膜厚の絶縁膜を得ろことができる。すなわち、こ
の二層膜をゲート絶縁膜として用いることにより、半導
体−Ｐ、縁体界面特性が良ま、かつ、所望の膜厚を有す
るゲート絶縁膜を得ることができ、 ＩｊＩ作特性が良
好で信！′α性の高い薄膜トランジスタを実現できる。
体−絶縁体界面特性の良好な絶縁膜を得ることができ、
この酸化膜−の上に堆積絶縁膜を形成することにより、
所望の膜厚の絶縁膜を得ろことができる。すなわち、こ
の二層膜をゲート絶縁膜として用いることにより、半導
体−Ｐ、縁体界面特性が良ま、かつ、所望の膜厚を有す
るゲート絶縁膜を得ることができ、 ＩｊＩ作特性が良
好で信！′α性の高い薄膜トランジスタを実現できる。
以下、本発明の一実施例を第１図により説明する。第１
図は１本発明の一実施例であるｎ−チャンネルの多結晶
シリコン薄膜トランジスタの断面構造図であり、ゲート
絶縁膜が、有磁場マイクロ波プラズマ酸化膜４１とＣＶ
Ｄ Ｓ ｉ Ｏ２膜４２との二層膜であることを除
けば、第２の従来例と全く同じ構造である。
図は１本発明の一実施例であるｎ−チャンネルの多結晶
シリコン薄膜トランジスタの断面構造図であり、ゲート
絶縁膜が、有磁場マイクロ波プラズマ酸化膜４１とＣＶ
Ｄ Ｓ ｉ Ｏ２膜４２との二層膜であることを除
けば、第２の従来例と全く同じ構造である。
まず、透光性絶縁基体１１例えば、コーニング社製＃７
０５９ガラス基体上に１例えば、超高真空中蒸着（分子
線成長）法により、基体温度５５０℃において、膜厚１
μｍの多結晶Ｓｉ膜２を形成する。ここで、蒸着中の真
空度は１例えば、３Ｘ １０−” Ｔｏｒｒであり、蒸
着速度は、例えば、５０００八／ｈｏｕｒである。ガラ
ス基体としては。
０５９ガラス基体上に１例えば、超高真空中蒸着（分子
線成長）法により、基体温度５５０℃において、膜厚１
μｍの多結晶Ｓｉ膜２を形成する。ここで、蒸着中の真
空度は１例えば、３Ｘ １０−” Ｔｏｒｒであり、蒸
着速度は、例えば、５０００八／ｈｏｕｒである。ガラ
ス基体としては。
以下の製作工程で使用する温度領域で耐熱性がありさえ
すれば、如何なるガラスでも勿論よい、又、他の透光性
絶縁基体も上述の条件を満たせば、用い得ることはいう
までもない、コーニング社製３７０５９ガラスの歪点温
度は５９３℃であり、この温度は実用上の耐熱温度の上
限である。また。
すれば、如何なるガラスでも勿論よい、又、他の透光性
絶縁基体も上述の条件を満たせば、用い得ることはいう
までもない、コーニング社製３７０５９ガラスの歪点温
度は５９３℃であり、この温度は実用上の耐熱温度の上
限である。また。
ここで多単結Ｓｉ膜を形成する方法は、形成の際の基体
温度が基体の耐熱温度範囲内にある限りは。
温度が基体の耐熱温度範囲内にある限りは。
どのような方法を用いてもよい。本実施例の分子線成長
法の他に、例えば、通常の真空蒸着、プラズマＣＶＤ法
等を用いることができる。
法の他に、例えば、通常の真空蒸着、プラズマＣＶＤ法
等を用いることができる。
先ず、必要に応じて、多結晶Ｓｉ膜２を島状に加工する
０次に、適当なマスクによりイオン打込み領域を限定し
たのち、２００ＫｅＶのエネルギーのｐ＋イオンをｌ
Ｘ １０”／ｄのドース壕で打ち込み、Ｎｚ１１囲気中
で５５０℃で２時間熱処理することによって、ソースお
よびドレイン領域にｎ中層３を形成する。
０次に、適当なマスクによりイオン打込み領域を限定し
たのち、２００ＫｅＶのエネルギーのｐ＋イオンをｌ
Ｘ １０”／ｄのドース壕で打ち込み、Ｎｚ１１囲気中
で５５０℃で２時間熱処理することによって、ソースお
よびドレイン領域にｎ中層３を形成する。
その後、二層ゲート絶縁膜を形成するが、この二層ゲー
ト絶縁膜が本発明の構成の中心である。
ト絶縁膜が本発明の構成の中心である。
先ず、基板温度を５６０℃に保持し、酸ヌ（圧力が２
Ｘ １０−’Ｔｏｒｒの酸素界・囲気中で、１４０Ｗの
マイクロ波電力により、３０分間、カスブ磁場中でマイ
クロ波放電し、多結晶Ｓｉ膜２を酸化して膜厚２１０人
の酸化膜（有磁場マイクロ波酸化膜）４１を形成した。
Ｘ １０−’Ｔｏｒｒの酸素界・囲気中で、１４０Ｗの
マイクロ波電力により、３０分間、カスブ磁場中でマイ
クロ波放電し、多結晶Ｓｉ膜２を酸化して膜厚２１０人
の酸化膜（有磁場マイクロ波酸化膜）４１を形成した。
更に、常圧ＣＶＤ法により、基板温度４１５℃で５ｉＯ
５Ｌ膜４２を１０００人の厚みに被着した。プラズマ酸
化膜４１とＣＶＤ−５ｉＯｚ膜４２から成る合計１２１
０人の２層膜をゲート絶縁膜として用いた。
５Ｌ膜４２を１０００人の厚みに被着した。プラズマ酸
化膜４１とＣＶＤ−５ｉＯｚ膜４２から成る合計１２１
０人の２層膜をゲート絶縁膜として用いた。
次に、ホトエツチング工程により、電極接触用孔をあけ
、全面にＡＱを蒸着したあと、ホトエツチング工程によ
りＡＱを加工してソース電極５゜ドレインｆｔｔｔ４６
．ゲート電極７を形成する。このあと、Ｈ２雰囲気中で
４００℃３０分間の熱処理を行なう０以上の工程により
、多結晶Ｓｉ膜を酸化した酸化膜４１と堆積酸化膜４２
の二層膜をゲート絶縁膜とする、多結晶Ｓｉ薄膜トラン
ジスタがガラス基板上に作製された。
、全面にＡＱを蒸着したあと、ホトエツチング工程によ
りＡＱを加工してソース電極５゜ドレインｆｔｔｔ４６
．ゲート電極７を形成する。このあと、Ｈ２雰囲気中で
４００℃３０分間の熱処理を行なう０以上の工程により
、多結晶Ｓｉ膜を酸化した酸化膜４１と堆積酸化膜４２
の二層膜をゲート絶縁膜とする、多結晶Ｓｉ薄膜トラン
ジスタがガラス基板上に作製された。
形成されたゲート絶縁膜は、多結晶Ｓｉ膜−絶縁膜界面
特性は良好であり、また、膜厚も１２１０人と十分厚く
、従って、このようなゲート絶縁膜を有する多結晶Ｓｉ
薄膜トランジスタは、良好で安定な動作特性を示した。
特性は良好であり、また、膜厚も１２１０人と十分厚く
、従って、このようなゲート絶縁膜を有する多結晶Ｓｉ
薄膜トランジスタは、良好で安定な動作特性を示した。
ゲート絶縁膜が厚さ１２００人（７） ＣＶ Ｄ −Ｓ
ｊ、（ｈ膜であることを除けば上記実施例と全く同じ構
造で、全く同じ工程を経た往来構造の薄膜トランジする
と、従来構造のｕＩｌ！！トランジスタの場合ＶＴ＝
１９ Ｖ ｅ ｕｒＩ！＝ ８ ａＪ／ Ｖ−ｓａｃで
あったのに対して、本実施例の薄膜トランジスタの場合
は、ｖ丁＝＝ａｖｌ ｐｒＩ！＝４０ｃ＋Ｊ／Ｖ−ｓｅ
ｃと特性が格段に向上している。
ｊ、（ｈ膜であることを除けば上記実施例と全く同じ構
造で、全く同じ工程を経た往来構造の薄膜トランジする
と、従来構造のｕＩｌ！！トランジスタの場合ＶＴ＝
１９ Ｖ ｅ ｕｒＩ！＝ ８ ａＪ／ Ｖ−ｓａｃで
あったのに対して、本実施例の薄膜トランジスタの場合
は、ｖ丁＝＝ａｖｌ ｐｒＩ！＝４０ｃ＋Ｊ／Ｖ−ｓｅ
ｃと特性が格段に向上している。
上記実施例においては、絶縁体基体として、コーニング
社製＃７０５９ガラスを用いたが、歪点温度が６５６℃
の（株）ＨＯＹＡ製ＮＡ４０ガラスや歪点温度が６６０
℃の旭ガラス（株）ＷＡＮガラス等の他のガラス基体を
用いても、本発明は有用であった。
社製＃７０５９ガラスを用いたが、歪点温度が６５６℃
の（株）ＨＯＹＡ製ＮＡ４０ガラスや歪点温度が６６０
℃の旭ガラス（株）ＷＡＮガラス等の他のガラス基体を
用いても、本発明は有用であった。
また、上記実施例においては、絶縁体基体としてガラス
基体の場合について述べたが、どのような絶縁体基体を
用ムても本発明は有用であり、特に、通常の熱酸化法を
用いることのできないような耐熱温度の低い絶縁体基体
に用いて有用である。
基体の場合について述べたが、どのような絶縁体基体を
用ムても本発明は有用であり、特に、通常の熱酸化法を
用いることのできないような耐熱温度の低い絶縁体基体
に用いて有用である。
熱酸叱方を用いることのできないような絶縁体基体の基
準として１例えば耐熱温度の上限が７００℃以下である
と規定することができる。
準として１例えば耐熱温度の上限が７００℃以下である
と規定することができる。
ところで、ガラスの歪点（ｓｔｒａｉｎ ｐｏｉｎｔ）
温度は、素子を製作するのに際しての、実際上の耐熱温
度の」二層であるので、ガラス基体の耐熱？！！度をよ
く知られた一般的な値で表現するために、歪点温度を耐
熱温度の上限の目安とすることができる。この意味で１
本発明が特に有用なガラス基板は、歪点温度が７００℃
以下のガラス基板であると規定することができる。
温度は、素子を製作するのに際しての、実際上の耐熱温
度の」二層であるので、ガラス基体の耐熱？！！度をよ
く知られた一般的な値で表現するために、歪点温度を耐
熱温度の上限の目安とすることができる。この意味で１
本発明が特に有用なガラス基板は、歪点温度が７００℃
以下のガラス基板であると規定することができる。
また、上記実施例においては、半導体薄膜として、多結
晶シリコン膜を用いたが、水素化アモルファス・シリコ
ン膜等も含めた全てのシリコン薄膜やＧ ａ Ａ ｓ薄
膜、ゲルマニウム薄膜等を用いても、同様の効果が得ら
れる。
晶シリコン膜を用いたが、水素化アモルファス・シリコ
ン膜等も含めた全てのシリコン薄膜やＧ ａ Ａ ｓ薄
膜、ゲルマニウム薄膜等を用いても、同様の効果が得ら
れる。
また、上記実施例においては、半導体薄膜を酸化して、
二層のゲート絶縁膜の第一層の酸化膜を形成する際に、
有磁場マイクロ波プラズマ酸化法を用いたが、他のプラ
ズマ酸化法、すなわち、プラズマ化によって活性化した
ｖ素を用いて酸化する他の方法や、基体の耐熱温度以下
での低温熱酸化、光励起した酸素〃；（子もしくはオゾ
ンを用いる酸化法等を用いても、同様の効果が得られた
。
二層のゲート絶縁膜の第一層の酸化膜を形成する際に、
有磁場マイクロ波プラズマ酸化法を用いたが、他のプラ
ズマ酸化法、すなわち、プラズマ化によって活性化した
ｖ素を用いて酸化する他の方法や、基体の耐熱温度以下
での低温熱酸化、光励起した酸素〃；（子もしくはオゾ
ンを用いる酸化法等を用いても、同様の効果が得られた
。
本発明によれば、特性の良好なイ８頼性の闘い薄膜トラ
ンジスタを耐熱温度の低い基体上にも形成することがで
きる。従って、安価な基体や透光性基体等、用い得る基
体の範囲が広がることから、特性の良好な薄膜トランジ
スタを安価に製作できるのみならず、薄膜トランジスタ
の用途を、液晶表示装置のみならず、例えば、安価なお
もちや川や各種画像装置用等、新しい製品へと広げるこ
とができ、本発明の工業的価値は大きい。
ンジスタを耐熱温度の低い基体上にも形成することがで
きる。従って、安価な基体や透光性基体等、用い得る基
体の範囲が広がることから、特性の良好な薄膜トランジ
スタを安価に製作できるのみならず、薄膜トランジスタ
の用途を、液晶表示装置のみならず、例えば、安価なお
もちや川や各種画像装置用等、新しい製品へと広げるこ
とができ、本発明の工業的価値は大きい。
第１図は本発明の一実施例のｎチャンネルの多結晶Ｓｉ
薄膜トランジスタの断面１．４造図、第２図は従来技術
によるｎチャンネルの多結晶Ｓｉ簿１１’Ｊトランジス
タの断面構造図である。
薄膜トランジスタの断面１．４造図、第２図は従来技術
によるｎチャンネルの多結晶Ｓｉ簿１１’Ｊトランジス
タの断面構造図である。
Claims (1)
- 【特許請求の範囲】 １、絶縁性基体と、この絶縁性基体上に形成された半導
体薄膜と、この半導体薄膜上に絶縁体薄膜とを有する構
造を少なくとも有する薄膜トランジスタにおいて、前記
絶縁体薄膜が、前記半導体薄膜を酸化した酸化膜と堆積
絶縁膜との二層構造であることを特徴とする薄膜トラン
ジスタ。 ２、前記絶縁性基体は耐熱温度の上限が７００℃以下で
あることを特徴とする特許請求の範囲第１項記載の薄膜
トランジスタ。 ３、前記絶縁性基板は歪点温度が７００℃以下のガラス
基体となることを特徴とする特許請求の範囲第１項記載
の薄膜トランジスタ。 ４、前記半導体薄膜はシリコンの非単結晶薄膜なること
を特徴とする特許請求の範囲第１項、第２項又は第３項
記載の薄膜トランジスタ。 ５、前記半導体薄膜はＧａＡｓもしくはゲルマニウムの
非単結晶薄膜なることを特徴とする特許請求の範囲第１
項、第２項又は第３項記載の薄膜トランジスタ。 ６、前記絶縁性基体は透光性なることを特徴とする特許
請求の範囲第１項〜第５項のいずれかに記載の薄膜トラ
ンジスタ。 ７、絶縁性基体上に、半導体薄膜を形成する工程と、前
記半導体薄膜を酸化して酸化膜を形成する工程と、前記
酸化膜上に絶縁膜を堆積する工程とを少なくとも有する
ことを特徴とする薄膜トランジスタの製造方法。 ８、前記絶縁性基体は耐熱温度の上限が７００℃以下な
るものを用いることを特徴とする特許請求の範囲第７項
記載の薄膜トランジスタの製造方法。 ９、前記絶縁性基体は歪点温度が７００℃以下のガラス
基体を用いることを特徴とする特許請求の範囲第７項記
載の薄膜トランジスタの製造方法。 １０、前記半導体薄膜を酸化して酸化膜を形成する工程
が、プラズマ化によつて活性化した酸素を用いて半導体
薄膜を酸化する工程であることを特徴とする特許請求の
範囲第７項〜第９項のいずれかに記載の薄膜トランジス
タの製造方法。 １１、前記半導体薄膜を酸化して酸化膜を形成する工程
が、光励起した酸素原子もしくはオゾンを用いて半導体
薄膜を酸化する工程であることを特徴とする特許請求の
範囲第７項〜第９項のいずれかに記載の薄膜トランジス
タの製造方法。 １２、前記半導体薄膜を酸化して酸化膜を形成する工程
が、基体の耐熱温度以下の低温熱酸化法によることを特
徴とする特許請求の範囲第８項〜第９項のいずれかに記
載の薄膜トランジスタの製造方法。 １３、前記半導体薄膜はシリコンの非単結晶薄膜なるこ
とを特徴とする特許請求の範囲第７項〜第１２項のいず
れかに記載の薄膜トランジスタの製造方法。 １４、前記半導体薄膜はＧａＡｓもしくはゲルマニウム
の非単結晶薄膜なることを特徴とする特許請求の範囲第
７項〜第１２項のいずれかに記載の薄膜トランジスタの
製造方法。１５、前記絶縁性基体は透光性なるとを特徴
とする特許請求の範囲第７項〜第１４項のいずれかに記
載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15110587A JPS63316479A (ja) | 1987-06-19 | 1987-06-19 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15110587A JPS63316479A (ja) | 1987-06-19 | 1987-06-19 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63316479A true JPS63316479A (ja) | 1988-12-23 |
Family
ID=15511458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15110587A Pending JPS63316479A (ja) | 1987-06-19 | 1987-06-19 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63316479A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5591989A (en) * | 1990-11-16 | 1997-01-07 | Seiko Epson Corporation | Semiconductor device having first and second gate insulating films |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60100468A (ja) * | 1983-11-07 | 1985-06-04 | Hitachi Ltd | プラズマ陽極酸化装置 |
| JPS61147574A (ja) * | 1984-12-21 | 1986-07-05 | Asahi Glass Co Ltd | 薄膜トランジスタ |
-
1987
- 1987-06-19 JP JP15110587A patent/JPS63316479A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60100468A (ja) * | 1983-11-07 | 1985-06-04 | Hitachi Ltd | プラズマ陽極酸化装置 |
| JPS61147574A (ja) * | 1984-12-21 | 1986-07-05 | Asahi Glass Co Ltd | 薄膜トランジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5591989A (en) * | 1990-11-16 | 1997-01-07 | Seiko Epson Corporation | Semiconductor device having first and second gate insulating films |
| US5811323A (en) * | 1990-11-16 | 1998-09-22 | Seiko Epson Corporation | Process for fabricating a thin film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08195493A (ja) | 薄膜トランジスタの製造方法 | |
| JP2502789B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63316479A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS6315468A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63119268A (ja) | 半導体装置の製造方法 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPS63146436A (ja) | 薄膜トランジスタ−の製造方法 | |
| JPS59113666A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0888363A (ja) | 半導体装置及びその製造方法 | |
| JPH0832083A (ja) | 薄膜トランジスタ | |
| JP4214561B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS60100468A (ja) | プラズマ陽極酸化装置 | |
| JPS631071A (ja) | 薄膜半導体装置 | |
| JPH113887A (ja) | 薄膜トランジスタの製造方法 | |
| JP4211085B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03166767A (ja) | 薄膜トランジスタ | |
| JPS6292329A (ja) | 絶縁膜形成方法 | |
| JPS61231765A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0487340A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02143463A (ja) | 薄膜トランジスター | |
| JPS6292328A (ja) | 絶縁膜形成方法 | |
| JPH02174230A (ja) | 半導体装置とその製造方法 | |
| JPH06204168A (ja) | 半導体装置 | |
| JPH03165067A (ja) | シリコン薄膜トランジスタ | |
| JPH0443679A (ja) | 薄膜トランジスタとその製法 |