JPS63312742A - ポ−リング制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明はメモリ装置内の各子局のポーリングアドレスの
格納とともに一連の順序付けられた子局の当該順序の前
及び後の子局のポーリング・アドレスを格納しているメ
モリ領域の領域アドレスの格納を行っているため、当該
子局のポーリングの優先順位及び順序の変更が容易であ
る。

（産業上の利用分野） 本発明はポーリング制御方式に係り、特に親局と分岐接
続された複数の子局を優先順位の定められた複数の子局
群に分け、当該子局群に属する一連の順序付けられた子
局について、少なくとモ各子局のポーリング・アドレス
、各子局群、順序に関する情報をメモリ装置に格納し、
当該情報を読み出してポーリングを行うポーリング制御
方式に関する。

（従来の技術） 従来、親局と分岐接続された複数の子局について、親局
がポーリングを行って子局に送信の呼びかけを行い、子
局が当該ポーリングに対して応答を行うことにより回線
のリンクを確立してデータの伝送を行う回線形態がある
。

当該回線形態においては、各子局の送受信の頻度に従っ
てポーリング回数の優先順位が定められており、当該優
先順位に従って親局からポーリング信号が出力されるよ
うになっていた。

このポーリングの優先順位としては例えば第３図に示す
ように複数の子局を、複数の子局群に分けるとともに、
当該子局群にランク付けを行い優先順位の高い順にレベ
ル１からレベルＸまでを対応させる。当該優先順位は通
常ポーリング回数の頻度の高い順に設定されている。各
子局群内においては一連の順序付けられた複数の子局を
有している。

例えば第３図においてはポーリング・アドレスＭ１で指
定される子局が最も優先順位が高く、Ｍ５で指定される
子局が最も優先順位が低いものとする。

このような各子局のポーリング・アドレス、各子局群及
び順序等に関する情報は親局内のメモリ装置内に格納さ
れ、メモリ装置からこれらの情報を読み出してポーリン
グを行っていた。

従来、第６図に示すようにこれらの情報をメモリ装置内
に格納してポーリングを行うポーリング制御方式があっ
た。

本例に係るポーリング制御方式にあっては、第６図に示
すようにメモリ装置内に優先順位の定められた複数の子
局群を示すメモリ領域（セル領域）１６１．…１６ｘを
設けるとともに、当該子局群を示すメモリ領域１６１．
…１６ｘには当該子局群に属する順序付けられた一連の
子局を示す為に子局群に属する子局のうち順序の先頭に
ある子局のポーリング・アドレスが格納されているメモ
リ領域の領域アドレス（セル・アドレス）と、前記順序
の最後にある子局のポーリング・アドレスが格納されて
いるメモリ領域の領域アドレスとを格納して優先順位を
指定するようにしていた。

また、各子局のポーリング・アドレスが格納されている
各メモリ領域１３１．…１３ｎは、当該子局の子局群中
の順序に従いメモリ装置内に子局群毎のメモリ領域１７
１．…１７ｘに格納することにより当該子局群と一連の
子局との対応と子局群中ての子局の順序に関する情報を
格納していた。

た。

また、従来のポーリング制御方式にあっては、子局につ
いての優先順位及び順序を変更しようとする場合、例え
ば第３図の子局３７の優先順位を変更する場合には、第
７図に示すような手順を行う。

すなわち、本例ではまず子局３７をその属する子局群か
ら切り離す必要がある。子局３７を切り着すには、ステ
ップＳｌｌで子局３７の属する子局群であるレベル２に
属する子局３７の子局用メモリ領域内の内容を読み出す
。

ステップＳＬ２で切り離す子局３７の子局用メモリ領域
を除いて、当該子局群の属する子局の子局用メモリ領域
を並べ直し、子局３６の子局用メモリ領域以降に格納さ
れている子局の子局用領域メモリの内容を領域メモリを
１つずつずらして詰めて格納し直さなければならない。

ステップＳ１３ではステップＳ１２で並べ直したために
子局群を示すために当該子局群の属する子局の最後の領
域アドレスを変更しなければならない。もし当該子局群
の最初の子局を除く場合には最初及び最後の領域アドレ
スを変更する必要がある。

次に、当該子局３７を挿入する。

例えば当該子局３７をレベル１の子局群に属する子局３
３の次に挿入しようとする場合には、ステップＳ１４で
挿入する子局の属する子局群であるレベル１の子局群に
対応する子局のメモリ領域を読み出す。

ステップＳ１５で挿入しようとする子局３７の内容を読
み出した子局３３のメモリ領域内に書き込み、以下子局
３３の内容を子局３４のメモリ領域に書き込み以下順次
ずらせて子局のメモリ領域内に内容を書き込んでいく。

さらに、ステップＳ１６で子局群を示すために当該子局
群に属する最後の子局の領域アドレスを書き換える必要
がある。

〔発明が解決しようとする問題点〕

ところで、従来のポーリング制御方式にあっては、子局
についての優先順位及び順序を変更しようとする場合に
は以上述べたように、順位の変更の対象となっている子
局のメモリ領域内の内容だけでなく、それ以外の子局の
メモリ領域内の内容及び子局群を示すメモリ領域内の内
容までも変更しなければならず優先順位の変更に手間及
び時間がかかるため、ポーリングの順序及び優先順位の
変更が非効率的であるという問題点を有していた。これ
は、従来の方式にあっては各子局群中の子局の順位をメ
モリ装置内に格納する順序により表示するようにしてい
るためである。

そこで、本発明は以上の問題点を解決するためになされ
たものであり、効率的に優先順位及び順序の変更を行う
ことができるポーリング制御方式を提供することを目的
としてなされたものである。

（問題点を解決するための手段） 以上の問題点を解決するため本発明は第１図に示すよう
に親局１と分岐接続された複数の子局３を優先順位の定
められた複数の子局群に分け、当該子局群に属する一連
の順序付けられた子局３について、各子局３に関する情
報をメモリ装置２に格納し、当該情報を読み出してポー
リングを行うポーリング制御方式において、前記メモリ
装置２内の各子局３のポーリング・アドレスを格納する
各子局用メモリ領域３１．…３ｎ内に前記順序に従って
当該子局３の前及び後の子局３に対応する子局用メモリ
領域の領域アドレスを各々格納する前子局領域アドレス
格納部４１．…４ｎ及び後子局領域アドレス格納部５１
．…５ｎを設けたものである。

である。

〔作用） 本方式では、ある子局３を切り離すには、当該子局３の
メモリ領域３１．…３ｎを読み出し、当該領域内に設け
られた前子局領域アドレス格納部４１、…４ｎに格納さ
れている領域アドレスから当該子局の１つ前の子局のメ
モリ領域を読み出し当該領域内に設けられた後子局領域
アドレス格納部５１．…５ｎに切り離す子局３の後子局
領域アドレス格納部に格納されている領域アドレスを格
納する。また、切り離す子局の後子局領域アドレス格納
部５１．…５ｎに格納されている後の子局のメモリ領域
を読み出し、当該領域内に設けられている前子局領域ア
ドレス格納部４１．…４ｎに切り離される子局の１つ前
の子局の領域アドレスを格納すれば良い。

を格納すれば良い。

一方、或子局３を所定の子局の後に挿入する場合には、
当該或子局のポーリング・アドレスを格納１ノでいる子
局用メモリ領域３１．…３ｎの領域アドレスを挿入しよ
うとする１つ前の子局、すなわち所定の子局の後子局領
域アドレス格納部５１、…５ｎに格納し、挿入しようと
する子局の前子局領域アドレス格納部４１．…４ｎに挿
入しようとする１つ前の子局の領域アドレスを格納し、
挿入しようとする子局の後子局領域アドレス格納部には
挿入しようとする１つ後の子局の領域アドレスを格納し
、挿入しようとする１つ後の子局の前子局領域アドレス
格納部に挿入しようとする子局の領域アドレスを格納す
れば良い。

尚、本方式にあっては、ポーリングの指示があると、メ
モリ装置２内に格納されている子局群についての情報か
ら、優先順位の高い子局群がまず読み出される。さらに
、当該メモリ装置２内に格納されている当該子局群に属
する順序付けられた一連の子局３のうち、当該順序の最
初の子局３に対応する子局用メモリ領域３ｍ内に格納さ
れている当該子局３に対応するポーリンクドアドレスが
読み出され、当該ポーリング・アドレスによりポーリン
グが行われる。

また、次のポーリングの指示は前記メモリ領域内に格納
されている、または外部から設定された子局群間の優先
順位の情報に従い次に優先順位の高い子局群の情報が読
みだされ、前述したように当該子局群に属する一連の子
局の順序のうち最初の順序に対応する子局３に対応する
子局用メモリ領域３ｐ内に格納されている当該子局３に
対応するポーリング・アドレスが読み出されることにな
る。

再び前述した子局群に対するポーリングの指示があった
場合には、最初に読み出した前記子局用メモリ領域３ｍ
内の後子局領域アドレス格納部５ｍに格納されていた前
記順序の次の子局３に対応する領域アドレスが読みださ
れ、当該メモリ領域内に格納されている対応する子局３
のポーリング・アドレスが読み出されることになる。

こうして順次メモリ装置の各子局のメモリ領域に設けら
れた後子局領域アドレス格納部に格納されている領域ア
ドレスに従い、前記順序に従いポーリングが行われるこ
とになる。

（実施例） 次に本発明の詳細な説明する。

第２図に実施例に係るブロック図を示す。

本実施例に係る親局１８は各子局のポーリング・アドレ
スの読み出しの指示を行うポーリング指示部１７と、各
子局のポーリング・アドレス、一連の順序付けられた子
局を有する子局群、優先順位及び順序等の情報を格納し
たメモリ装Ｍ１３と、メモリ装置１３から読み出された
ポーリング・アドレスから得られたポーリング信号を送
信する送信部１４と、各子局から送信された信号やデー
タの受信を行う受信部１５と、受信部１５が親局１８か
らのポーリング信号に対する応答信号があるか否かを検
出する応答信号検出手段１６とを有している。

ポーリング指示部１７は応答信号検出手段１６が応答信
号を検出した場合に発するコマンドに基づいてポーリン
グの指示を行う監視用ＣＰＵＩＩと、当該監視用ＣＰＵ
ＩＩからの指示によりメモリ装置１３に予め定められた
計画に基づいて各子局群に対するポーリングの全回数に
ついて各子局のポーリング・アドレスの読み出し指示を
行うスケデューラ１２とを有している。

前記メモリ装置１３には８４図に示すように各子局のポ
ーリング・アドレス、各子局群に属する一連の子局につ
いての情報等が格納されている。

第４図において、子局群用メモリ領域６０１゜…６０ｎ
は当該子局群のポーリング回数の頻度の高い順に定めら
れた優先順位に格納され、当該各メモリ領域（メモリセ
ルの領域）６０１．…６０ｎには当該子局群に属する一
連の順序付けられた子局の先頭の子局のポーリング・ア
ドレスが格納されている子局用メモリ領域の領域アドレ
ス（セルアドレス）が先頭領域アドレス格納部７０１゜
…７０ｎに格納され、前記順序の最終の子局のボーリン
ク・アドレスが格納されている子局用メモリ領域の領域
アドレスが最終領域アドレス格納部８０１、…８０ｎに
格納されている。　また、各子局群用メモリ領域６０１
．…６０ｎには現在ポーリングを行った子局に対する領
域アドレスを現領域アドレス格納部９０１．…９Ｏｎに
格納して、次に当該子局群のポーリングの順番になった
場合のポーリングを行う子局を明定している。

さらに、メモリ装置１３には第４図に示すように各子局
のポーリング・アドレスＭｌ、…Ｍｎを格納する各子局
用メモリ領域３０１．…３０ｎ内に前記順序に従って当
該子局の前及び後の子局が存在する場合には当該子局に
対する子局用メモリ領域３０１．…３０ｎの領域アドレ
スを各々格納する前子局領域アドレス格納部４０１．…
４０ｎ（以下「Ｂ部」という）及び後子局領域アドレス
格納部５０１．…５０ｎ（以下「Ａ部」という）を各子
局用メモリ領域３０１．…３０ｎ内に各々設けた。

設けた。

本実施例は次のように作動する。

木刀式にあっては、ポーリング指示部１７内の監視用Ｃ
ＰＵＩＩからのポーリング指示によりスケデューラ１２
は予め設定された計画に従いメモリ装置１３に読み出し
の指示を行う。メモリ装置１３はスケデューラ１２から
の指示があると、ポーリングの回数についての優先順位
に従い、まず最も優先順位の高いレベル１の子局群に関
する情報が格納されている子局群用メモリ領域６０１を
読み出し、当該情１１２に基づいて、当該子局群に屈す
る一連の順序付けられた子局のうち先頭の子局に対応す
る子局に対応する子局用メモリ領域、例えば子局用メモ
リ領域３０１に格納されている当該子局のポーリング・
アドレスが読み出される。

当該読み出されたポーリング・アドレスは送信部１４に
より各子局にポーリング信号として送出される。

また、次のポーリングの指示は前記メモリ領域内に格納
されている子局群間の優先順位の情報に基づいて次に優
先順位の高い子局群の情報が読み出されて、前述したよ
うに当該子局群に属する一連の子局の順序のうち先頭の
順序に対応する子局に対応する子局用メモリ領域内に格
納されている当該子局に対応するポーリング・アドレス
が読み出されることになる。　　　・ このようにして再びポーリング指示部１７が優先順位の
最も高い子局群を読み出した場合には、最初に読み出し
た子局用メモリ領域３０ｍ内の後子局領域アドレス格納
部５０ｍに格納されていた前記順序の次の子局３に対応
する領域アドレスが読みだされ対応する子局３のポーリ
ング・アドレスが読み出されることになる。

当該方式により例えば第３図に示すようにレベル２の子
局群に属する子局３７を切り離して、当該子局をレベル
１の子局群の子局３３の前部分に挿入するような変更は
次のように行う。

まず、第５図に示したように、ステップＳ１において切
り離そうとする子局３７に対応する子局用メモリ領域３
０７のＡ部（後子局領域アドレス格納部）５０７内に格
納されている領域アドレスを１つ前の子局３６に対応す
る子局用メモリ領域３０６内に設けられたＡ部５０６に
格納する。

またステップＳ２で切り離そうとする子局３７に対応す
る子局用メモリ領域内３０７のＢ部（前子局領域アドレ
ス格納部）４０７内に格納されている領域アドレスを当
該順序１つ後の子局３８に対応する子局用メモリ領域３
０８内の８部４０８に格納する。

これによって、ポーリング指示部１７が子局３７の属す
る子局群の子局３６をポーリングした後、次に当該子局
群をポーリングする場合には、当該子局３６に対応する
子局用メモリ領域３０６内のＡ部５０６には、切り離そ
うとする子局３７の領域アドレスは格納されておらず、
子局３７を飛び越した子局３８の領域アドレスが格納さ
れているため、子局３６についてのポーリングが終了し
た場合には、次に当該子局群のポーリングの順番になっ
た場合には子局３７はポーリングされずに切り離された
ことになる。

一方、当該子局３７をレベル１の子局群に属する子局３
３の前に挿入する場合について考える。

ステップＳ３で挿入する部分の１つ前の子局３２に対す
る子局用メモリ領域３０２のＡ部５０２内に格納されて
いる領域アドレスを挿入しようとする子局３７のＡ部５
０７に格納する。

ステップＳ４で切り離した子局３７を挿入しようとする
部分の１つ後の子局３３は子局用アドレス領域３０３の
８部４０３内に格納されている領域アドレスを挿入しよ
うとする子局３７の８部４０７内に書き込む。

ステップＳ５において挿入する部分の１つ後の子局３３
に対応する子局用メモリ領域３０２の８部４０２と挿入
する部分の１つ前の子局３２の子局用メモリ領域３０２
のＡ部５０２に各々挿入しようとする子局３７の子局用
メモリ領域３０７の領域アドレスを新たに格納させる。

これによって、ポーリング指示部１７がレベル１に対応
する子局群の子局３２についてポーリングを行った後再
び当該子局群についてポーリング指示部１７からポーリ
ングの指示を受けた場合には第４図に示すようにレベル
１の子局群に関する情報を格納している子局群用メモリ
領域６０１に格納されている現在ポーリングを行ってい
る子局についての情報に基づいて当該子局に対応する子
局用メモリ領域３０２の８部５０２に格納されている領
域アドレスは子局３３の領域アドレスの代わりに新たに
挿入された子局３７のに対応する領域アドレスをか格納
されているための指示は等以外子局３７に行われること
になる。また、子局３７についてポーリングが行われた
後は当該子局３７に対応する子局用メモリ領域内３０７
の８部５０７に格納されている領域アドレスのさし示す
次の子局３３に進むことになる。

〔発明の効果〕

水力式にあっては、各子局のポーリング・アドレスを格
納している各メモリ領域内に前子局領域アドレス格納部
及び後子局領域アドレス格納部を設け、当該格納部に夫
々該当する領域アドレスを格納することにより、各子局
群内の子局の順序を表示するようにしているため、メモ
リ装置内に当該順序に従って各子局のポーリング・アド
レスを格納することにより順序を表示する必要がない。

したがって、優先順位や順序を変更する際には、従来の
ように変更の対象となる子局群に属する全子局の順序を
変更する必要はなく、変更の対象となる子局及びその前
後の前子局領域アドレス格納部または後領域アドレス格
納部に格納されている領域アドレスを変更するたけで順
序の変更が可能であり、容易に、高速に、かつ確実にポ
ーリングの順序の変更を行うことができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は実施例に係
るブロック図、第３図はポーリング・テーブル概念図、
第４図は実施例に係る格納例を示す図、第５図は実施例
に係る流れ図、第６図は従来例に係る格納例を示す図、
第７図は従来例に係る流れ図である。 １…親局 ２…メモリ装置 ３…子局 ３１、…３ｎ…子局用メモリ領域４１、…４ｎ…前子局
領域アドレス格納部（Ｂ部）（Ｂ部） ５１、…５ｎ…後子局領域アドレス格納部（Ａ部） Ｑ：”ｒ：、、− １（ａ、＠） ／）発８目の肩ｌ！ブＯツク図 第１図 ホ乞ワン７で　テーフールオ胃え４シ・６凸第３図 不寅七別１ｓ（ｆｉ３；六表図 第５図 促」ミｉり１１１ニイｊト　５　、イニ后ト、ネ／４θ
）（箸示“弓′Ｃ２］第６図

Claims (1)

【特許請求の範囲】
1. 親局（１）と分岐接続された複数の子局（３）を優先順
   位の定められた複数の子局群に分け、当該子局群に属す
   る一連の順序付けられた子局（３）について、各子局（
   ３）に関する情報をメモリ装置（２）に格納し、当該情
   報を読み出してポーリングを行うポーリング制御方式に
   おいて、前記メモリ装置（２）内の各子局（３）のポー
   リング・アドレスを格納する各子局用メモリ領域（３１
   ）、…（３ｎ）内に前記順序に従って当該子局（３）の
   前及び後の子局（３）に対応する子局用メモリ領域の領
   域アドレスを各々格納する前子局領域アドレス格納部（
   ４１）、…（４ｎ）及び後子局領域アドレス格納部（５
   １）、…（５ｎ）を設けたことを特徴とするポーリング
   制御方式。