JPS624026B2 - - Google Patents
Info
- Publication number
- JPS624026B2 JPS624026B2 JP9009780A JP9009780A JPS624026B2 JP S624026 B2 JPS624026 B2 JP S624026B2 JP 9009780 A JP9009780 A JP 9009780A JP 9009780 A JP9009780 A JP 9009780A JP S624026 B2 JPS624026 B2 JP S624026B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- address
- station
- transmission path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 46
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000004886 process control Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/423—Loop networks with centralised control, e.g. polling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】
この発明は、共通伝送路を介して複数のデー
タ・ステーシヨンを接続したデータ伝送装置に関
し、特にプロセス制御装置等のデータをサイクリ
ツクに伝送するデータ伝送装置に関する。
タ・ステーシヨンを接続したデータ伝送装置に関
し、特にプロセス制御装置等のデータをサイクリ
ツクに伝送するデータ伝送装置に関する。
プロセス制御装置で用いられるデータ伝送装置
は、プロセス・ライン上に配列された多数のセン
サ等から単発的に発生し、しかも情報量の少ない
データ及びプロセス・ライン制御装置等から出力
される情報量の多いデータを伝送効率よく伝送す
ることが要求される。
は、プロセス・ライン上に配列された多数のセン
サ等から単発的に発生し、しかも情報量の少ない
データ及びプロセス・ライン制御装置等から出力
される情報量の多いデータを伝送効率よく伝送す
ることが要求される。
第１図はこの種の従来のデータ伝送装置を示す
ブロツク図である。第１図において、データ伝送
装置１は、プロセス装置２に関連する種々のデー
タを伝送するため、ループ伝送路３により接続さ
れたデータ・ステーシヨン４〜７と、データ・ス
テーシヨン４に接続されてデータを設定表示する
設定表示盤８と、データ・ステーシヨン５，６，
７にそれぞれ接続されたプロセス・ライン制御装
置（以下、プロコンという）９，１０，１１とを
有する。プロコン９，１０，１１は、プロセス装
置２とプロセス制御に関するデータの授受を行つ
ている。データ伝送装置１は、更に設定表示盤８
に対しケーブル１２，１３を介して個別的に接続
されるセンサ・ベース１４，１５，１６を有す
る。
ブロツク図である。第１図において、データ伝送
装置１は、プロセス装置２に関連する種々のデー
タを伝送するため、ループ伝送路３により接続さ
れたデータ・ステーシヨン４〜７と、データ・ス
テーシヨン４に接続されてデータを設定表示する
設定表示盤８と、データ・ステーシヨン５，６，
７にそれぞれ接続されたプロセス・ライン制御装
置（以下、プロコンという）９，１０，１１とを
有する。プロコン９，１０，１１は、プロセス装
置２とプロセス制御に関するデータの授受を行つ
ている。データ伝送装置１は、更に設定表示盤８
に対しケーブル１２，１３を介して個別的に接続
されるセンサ・ベース１４，１５，１６を有す
る。
データ・ステーシヨン４は、ループ伝送路３を
介してデータ伝送をするため、第２図に示すよう
なフレームからなる伝送信号を生成する同期ステ
ーシヨンとしての機能も備える。各フレームは、
図示のように、同期スロツトSYN及びデータ・
ステーシヨン４〜７に適当に割付けられ、データ
DATAを伝送するためのデータ・スロツトSLT
１〜SLTnからなり、連続的にループ伝送路３に
伝送される。
介してデータ伝送をするため、第２図に示すよう
なフレームからなる伝送信号を生成する同期ステ
ーシヨンとしての機能も備える。各フレームは、
図示のように、同期スロツトSYN及びデータ・
ステーシヨン４〜７に適当に割付けられ、データ
DATAを伝送するためのデータ・スロツトSLT
１〜SLTnからなり、連続的にループ伝送路３に
伝送される。
センサ・ベース１４，１５，１６の情報量は、
プロコン９，１０，１１のものよりも少ない。
プロコン９，１０，１１のものよりも少ない。
従来のデータ伝送装置は、以上のように構成さ
れているように、センサ・ベースを個々に設定表
示盤に接続しており、構成が複雑となる欠点があ
つた。しかし、センサ・ベースをループ伝送路に
接続すると、センサ・ベースの情報の性質が全く
異なるので、データ伝送装置の伝送効率は、大幅
に低下したものとなる。
れているように、センサ・ベースを個々に設定表
示盤に接続しており、構成が複雑となる欠点があ
つた。しかし、センサ・ベースをループ伝送路に
接続すると、センサ・ベースの情報の性質が全く
異なるので、データ伝送装置の伝送効率は、大幅
に低下したものとなる。
この発明は、このような従来のものの欠点を除
去するためになされたもので、情報量を異にする
装置であつても、伝送効率を低下させることな
く、全て共通の伝送路に接続することにより、経
済性を改善できるデータ伝送装置を提供すること
を目的とする。
去するためになされたもので、情報量を異にする
装置であつても、伝送効率を低下させることな
く、全て共通の伝送路に接続することにより、経
済性を改善できるデータ伝送装置を提供すること
を目的とする。
以下、この発明の一実施例を第３図について説
明する。第３図において、表示設定盤８、プロコ
ン９，１０，１１、センサベース１４，１５，１
６に対応してそれぞれデータ・ステーシヨン１７
〜２３が設けられ、同期ステーシヨン２４と共に
ループ伝送路２５に接続される。同期ステーシヨ
ン２４は、第４図に示すようなフレームからなる
伝送信号を生成する機能をもつ。
明する。第３図において、表示設定盤８、プロコ
ン９，１０，１１、センサベース１４，１５，１
６に対応してそれぞれデータ・ステーシヨン１７
〜２３が設けられ、同期ステーシヨン２４と共に
ループ伝送路２５に接続される。同期ステーシヨ
ン２４は、第４図に示すようなフレームからなる
伝送信号を生成する機能をもつ。
第４図において、SYNは同期スロツト、ADR
はアドレス・スロツト、PC１〜PCnはプロコン
９，１０，１１に割当てられ、ブロツクの情報を
伝送するデータ・スロツト、IO１〜IOmはセン
サ・ベース１４，１５，１６のデータ伝送用のデ
ータ・スロツトで、ｍは１、２、３……のいずれ
か、ここでは４とする。
はアドレス・スロツト、PC１〜PCnはプロコン
９，１０，１１に割当てられ、ブロツクの情報を
伝送するデータ・スロツト、IO１〜IOmはセン
サ・ベース１４，１５，１６のデータ伝送用のデ
ータ・スロツトで、ｍは１、２、３……のいずれ
か、ここでは４とする。
フレームにおけるスロツト数は所定値に固定さ
れ、データ・スロツトIO１〜IOmは各センサ・
ベース１４，１５，１６に個有に割付けられる。
これにより、送信ユニツト２８，３５，３６はセ
ンサ・ベース１４，１５，１６のデータをフレー
ムのサイクルで定められた周期によりサイクリツ
クに伝送する。一方、受信ユニツト２９，３７，
３８は、それぞれイメージ・メモリを備えてお
り、フレームのアドレス・スロツトADRのアド
レスに従つて当該フレームのデータ・スロツト
IO１〜IOmの内容をイメージ・メモリに転送
し、記憶させる。
れ、データ・スロツトIO１〜IOmは各センサ・
ベース１４，１５，１６に個有に割付けられる。
これにより、送信ユニツト２８，３５，３６はセ
ンサ・ベース１４，１５，１６のデータをフレー
ムのサイクルで定められた周期によりサイクリツ
クに伝送する。一方、受信ユニツト２９，３７，
３８は、それぞれイメージ・メモリを備えてお
り、フレームのアドレス・スロツトADRのアド
レスに従つて当該フレームのデータ・スロツト
IO１〜IOmの内容をイメージ・メモリに転送
し、記憶させる。
第５図は、データ・ステーシヨン１９の構成を
示すブロツク図で、データ・ステーシヨン２１，
２３も同じような構成にある。結合ユニツト２６
はループ伝送路２５と直列接続され、またバス２
７を介して送信ユニツト２８及び受信ユニツト２
９に接続される。送信ユニツト２８は、バス３０
及び入力ユニツト３１―１〜３１―ｎを介してセ
ンサ・ベース１４に接続される。受信ユニツト２
９はバス３２及び転送ユニツト３３―１〜３３―
ｎを介してセンサ・ベース１４に接続される。
示すブロツク図で、データ・ステーシヨン２１，
２３も同じような構成にある。結合ユニツト２６
はループ伝送路２５と直列接続され、またバス２
７を介して送信ユニツト２８及び受信ユニツト２
９に接続される。送信ユニツト２８は、バス３０
及び入力ユニツト３１―１〜３１―ｎを介してセ
ンサ・ベース１４に接続される。受信ユニツト２
９はバス３２及び転送ユニツト３３―１〜３３―
ｎを介してセンサ・ベース１４に接続される。
第６図は、データ・ステーシヨン２０の構成を
示すブロツク図で、データ・ステーシヨン１８，
２２も同じような構成にある。第６図において、
結合ユニツト３３は、ループ伝送路２５と直列接
続され、一方バス３４を介して送信ユニツト３
５，３６、受信ユニツト３７，３８に接続され
る。送信ユニツト３５、受信ユニツト３７はバス
３９、インターフエース・ユニツト４０及びバス
４１を介してプロコン１０に接続される。送信ユ
ニツト３６、受信ユニツト３８はバス４１を介し
てプロコン１０に接続される。送信ユニツト３６
は、データ・メモリを有し、送信のときにこのデ
ータ・メモリをスキヤニングして読み出したデー
タをバス３４に出力する。受信ユニツト３８はプ
ロセス入力ユニツト群の写像のイメージ・メモリ
を有する。
示すブロツク図で、データ・ステーシヨン１８，
２２も同じような構成にある。第６図において、
結合ユニツト３３は、ループ伝送路２５と直列接
続され、一方バス３４を介して送信ユニツト３
５，３６、受信ユニツト３７，３８に接続され
る。送信ユニツト３５、受信ユニツト３７はバス
３９、インターフエース・ユニツト４０及びバス
４１を介してプロコン１０に接続される。送信ユ
ニツト３６、受信ユニツト３８はバス４１を介し
てプロコン１０に接続される。送信ユニツト３６
は、データ・メモリを有し、送信のときにこのデ
ータ・メモリをスキヤニングして読み出したデー
タをバス３４に出力する。受信ユニツト３８はプ
ロセス入力ユニツト群の写像のイメージ・メモリ
を有する。
次に動作について説明する。第４図に示すよう
なフオーマツトのフレームが同期ステーシヨン２
４よりループ伝送路２５に送出される。各デー
タ・ステーシヨン１７〜２３は、フレームの同期
スロツトSYNにより同期をとり、各同期プロコ
ン９〜１１に個有に割当てられているデータ・ス
ロツトPC１〜PCnにて各プロコン９〜１１の情
報をブロツク伝送すると共に、アドレス・スロツ
トADRのアドレスとデータ・スロツトIO１〜
IOnにて各センサ・ベース１４〜１６の情報をサ
イクリツクに伝送する。サイクリツク伝送は次の
ようにして行なわれる。第７図に示すように、あ
るフレームのアドレス・スロツトADRのアドレ
ス及びデータ・スロツトIO１〜IO３の内容を同
期ステーシヨン２４が“０”として送出するもの
とする。これにより、各データ・ステーシヨン１
９，２１，２３は、アドレス・スロツトADRの
アドレスが“０”であることに応答して、アドレ
ス０が割付けられている例えば入力ユニツト３１
―１〜３１―４のデータD1〜D4をデータ・スロ
ツトIO１〜IO４に挿入して送出する。このよう
なデータをもつフレームはループ伝送路２５を一
巡し、再び同期ステーシヨン２４に戻つて来る。
これに対し、同期ステーシヨン２４は、アドレ
ス・スロツトADR内のアドレスは“０”にした
まま、アドレス・スロツトADRの一部に受信モ
ードを表示する信号を付加して再びループ伝送路
２５に送出する。
なフオーマツトのフレームが同期ステーシヨン２
４よりループ伝送路２５に送出される。各デー
タ・ステーシヨン１７〜２３は、フレームの同期
スロツトSYNにより同期をとり、各同期プロコ
ン９〜１１に個有に割当てられているデータ・ス
ロツトPC１〜PCnにて各プロコン９〜１１の情
報をブロツク伝送すると共に、アドレス・スロツ
トADRのアドレスとデータ・スロツトIO１〜
IOnにて各センサ・ベース１４〜１６の情報をサ
イクリツクに伝送する。サイクリツク伝送は次の
ようにして行なわれる。第７図に示すように、あ
るフレームのアドレス・スロツトADRのアドレ
ス及びデータ・スロツトIO１〜IO３の内容を同
期ステーシヨン２４が“０”として送出するもの
とする。これにより、各データ・ステーシヨン１
９，２１，２３は、アドレス・スロツトADRの
アドレスが“０”であることに応答して、アドレ
ス０が割付けられている例えば入力ユニツト３１
―１〜３１―４のデータD1〜D4をデータ・スロ
ツトIO１〜IO４に挿入して送出する。このよう
なデータをもつフレームはループ伝送路２５を一
巡し、再び同期ステーシヨン２４に戻つて来る。
これに対し、同期ステーシヨン２４は、アドレ
ス・スロツトADR内のアドレスは“０”にした
まま、アドレス・スロツトADRの一部に受信モ
ードを表示する信号を付加して再びループ伝送路
２５に送出する。
各データ・ステーシヨン１９，２１，２３は、
再びアドレス・スロツトADRのアドレスが
“０”であると同時に前記受信モードを表示する
信号が付加されているフレームを受信するので、
アドレス０をもつ例えば転送ユニツト３３―１〜
３３―４に対し、データ・スロツトIO１〜IO４
のデータD1〜D4を転送する。このようにしてア
ドレス０に関連するデータの送受信が完了する。
再びアドレス・スロツトADRのアドレスが
“０”であると同時に前記受信モードを表示する
信号が付加されているフレームを受信するので、
アドレス０をもつ例えば転送ユニツト３３―１〜
３３―４に対し、データ・スロツトIO１〜IO４
のデータD1〜D4を転送する。このようにしてア
ドレス０に関連するデータの送受信が完了する。
次に、同期ステーシヨン２４は、アドレス・ス
ロツトADRのアドレスが“０”のフレームが終
了すると、次のフレームでアドレス・スロツト
ADRのアドレスを“４”またはデータ・スロツ
トIO１〜IO４の内容をクリア即ち“０”にして
前述と同じような動作で送受信を行い、ｎを周期
として繰返す。
ロツトADRのアドレスが“０”のフレームが終
了すると、次のフレームでアドレス・スロツト
ADRのアドレスを“４”またはデータ・スロツ
トIO１〜IO４の内容をクリア即ち“０”にして
前述と同じような動作で送受信を行い、ｎを周期
として繰返す。
第８図は、前述の動作におけるあるフレームの
データ・スロツトIO１について示すもので、フ
レームがデータ・ステーシヨン２３，２１，１９
を通過するに従い、各データ・ステーシヨン２
３，２１，１９にてもつビツトデータ（“１”の
ビツト）が順にオアの形式で挿入される状況を示
している。
データ・スロツトIO１について示すもので、フ
レームがデータ・ステーシヨン２３，２１，１９
を通過するに従い、各データ・ステーシヨン２
３，２１，１９にてもつビツトデータ（“１”の
ビツト）が順にオアの形式で挿入される状況を示
している。
なお、前記実施例ではデータ・ステーシヨン及
びデータ・スロツトの数をｍ＝４で説明したが、
ｍは構成に従つて適当に設定できるものである。
びデータ・スロツトの数をｍ＝４で説明したが、
ｍは構成に従つて適当に設定できるものである。
以上のように、この発明によれば、第１のフレ
ームでデータの送信をし、第１のフレームと同一
のアドレスをもつ第２のフレームでデータの受信
をするようにしたので、伝送効率よく多量のデー
タを伝送でき、種々の性質のデータをもつプロセ
ス装置のデータを簡単な構成で伝送することがで
きる。
ームでデータの送信をし、第１のフレームと同一
のアドレスをもつ第２のフレームでデータの受信
をするようにしたので、伝送効率よく多量のデー
タを伝送でき、種々の性質のデータをもつプロセ
ス装置のデータを簡単な構成で伝送することがで
きる。
第１図は従来のデータ伝送装置のブロツク図、
第２図は第１図に示すループ伝送路上の伝送信号
の構成図、第３図はこの発明の一実施例によるデ
ータ伝送装置のブロツク図、第４図は第３図に示
すループ伝送路上の伝送信号の構成図、第５図及
び第６図は第３図に示すデータ・ステーシヨンの
構成を示すブロツク図、第７図及び第８図は第３
図の動作を説明する図である。 １……データ伝送装置、２……プロセス装置、
３，２５……ループ伝送路、４〜７，１７〜２３
……データ・ステーシヨン、８……設定表示盤、
９，１０，１１……プロコン、１４，１５，１６
……センサ・ベース、２８，３５，３６……送信
ユニツト、２９，３７，３８……受信ユニツト、
３１―１〜３１―ｎ……入力ユニツト、３３―１
〜３３―ｎ……転送ユニツト。なお、図中、同一
符号は同一部分又は相当部分を示す。
第２図は第１図に示すループ伝送路上の伝送信号
の構成図、第３図はこの発明の一実施例によるデ
ータ伝送装置のブロツク図、第４図は第３図に示
すループ伝送路上の伝送信号の構成図、第５図及
び第６図は第３図に示すデータ・ステーシヨンの
構成を示すブロツク図、第７図及び第８図は第３
図の動作を説明する図である。 １……データ伝送装置、２……プロセス装置、
３，２５……ループ伝送路、４〜７，１７〜２３
……データ・ステーシヨン、８……設定表示盤、
９，１０，１１……プロコン、１４，１５，１６
……センサ・ベース、２８，３５，３６……送信
ユニツト、２９，３７，３８……受信ユニツト、
３１―１〜３１―ｎ……入力ユニツト、３３―１
〜３３―ｎ……転送ユニツト。なお、図中、同一
符号は同一部分又は相当部分を示す。
Claims (1)
- １ 複数のデータス・ステーシヨンをループ伝送
路により直列接続し、前記ループ伝送路上を伝送
される伝送信号のフレーム内のデータの送受信に
よりデータ伝送を行なうデータ伝送装置におい
て、まず特定のアドレスを有する第１のフレーム
を生成して前記ループ伝送路を一巡させ、次いで
前記アドレスと同一のアドレスを有し、かつ受信
する前記第１のフレームの内容を挿入した第２の
フレームを生成して前記ループ伝送路を再度一巡
させる同期ステーシヨンを備えると共に、前記第
１のフレームに前記アドレスに対応するデータを
挿入して前記ループ伝送路に送出する送信ユニツ
トと、前記第２のフレームの前記アドレスにより
指定されたときに前記第２のフレームのデータを
受信する受信ユニツトとを前記データ・ステーシ
ヨンにそれぞれ備えたことを特徴とするデータ伝
送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9009780A JPS5714235A (en) | 1980-06-30 | 1980-06-30 | Data transmitter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9009780A JPS5714235A (en) | 1980-06-30 | 1980-06-30 | Data transmitter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5714235A JPS5714235A (en) | 1982-01-25 |
| JPS624026B2 true JPS624026B2 (ja) | 1987-01-28 |
Family
ID=13989010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9009780A Granted JPS5714235A (en) | 1980-06-30 | 1980-06-30 | Data transmitter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5714235A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989008362A1 (en) * | 1988-02-29 | 1989-09-08 | Kabushiki Kaisha Komatsu Seisakusho | Series control unit and method of control |
-
1980
- 1980-06-30 JP JP9009780A patent/JPS5714235A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989008362A1 (en) * | 1988-02-29 | 1989-09-08 | Kabushiki Kaisha Komatsu Seisakusho | Series control unit and method of control |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5714235A (en) | 1982-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970029126A (ko) | 멀티프로세서 시스템 | |
| JPS59127133A (ja) | デ−タ伝送方式 | |
| JPS624026B2 (ja) | ||
| JPS5943022B2 (ja) | デ−タ伝送装置 | |
| JPS6028459B2 (ja) | デ−タ伝送方式 | |
| CN113992470B (zh) | 数据发送方法和接收方法、主设备、从设备及电子设备 | |
| JPH0730576A (ja) | 伝送システム | |
| US4570259A (en) | Data transmission on equipment including a plurality of data stations connected by a common transmission line | |
| JPH0644763B2 (ja) | デ−タ転送方式 | |
| JPS634216B2 (ja) | ||
| KR970004792B1 (ko) | 다중접속에 의한 신호 다중화 장치 | |
| JPH089941Y2 (ja) | デジタル制御装置 | |
| JPS63312742A (ja) | ポ−リング制御方式 | |
| JP2731207B2 (ja) | ループ式通信システム | |
| JPS55158757A (en) | Information exchanging system | |
| JPH0696232A (ja) | データ収集処理システム | |
| JPH05102985A (ja) | ループ式通信システム | |
| JPS59207763A (ja) | デ−タ伝送回線のル−プ式全二重通信方式 | |
| JPH03289842A (ja) | 共通メモリ通信方法 | |
| JPS598447A (ja) | 情報伝送装置 | |
| JPH0213871B2 (ja) | ||
| JPS63222539A (ja) | 時分割交換システムにおける複数チヤネル受信方式 | |
| JPS6238636A (ja) | マルチドロツプにおける送信権獲得方式 | |
| JPH0638612B2 (ja) | デ−タ伝送方法 | |
| JPS61142838A (ja) | サイクリツク・デイジタル情報伝送方式 |